Escola Francesc d'Albranca : un repte de futur. 'Escuela Francesc d'Albranca : un reto de futuro'.

Resumen tomado de la publicación. Incluye imágenes

Run-Time Scalable Hardware for Reconfigurable Systems

La optimización de parámetros tales como el consumo de potencia, la cantidad de recursos lógicos empleados o la ocupación de memoria ha sido siempre una de las preocupaciones principales a la hora de diseñar sistemas embebidos. Esto es debido a que se trata de sistemas dotados de una cantidad de recursos limitados, y que han sido tradicionalmente empleados para un propósito específico, que permanece invariable a lo largo de toda la vida útil del sistema. Sin embargo, el uso de sistemas embebidos se ha extendido a áreas de aplicación fuera de su ámbito tradicional, caracterizadas por una mayor demanda computacional. Así, por ejemplo, algunos de estos sistemas deben llevar a cabo un intenso procesado de señales multimedia o la transmisión de datos mediante sistemas de comunicaciones de alta capacidad. Por otra parte, las condiciones de operación del sistema pueden variar en tiempo real. Esto sucede, por ejemplo, si su funcionamiento depende de datos medidos por el propio sistema o recibidos a través de la red, de las demandas del usuario en cada momento, o de condiciones internas del propio dispositivo, tales como la duración de la batería. Como consecuencia de la existencia de requisitos de operación dinámicos es necesario ir hacia una gestión dinámica de los recursos del sistema. Si bien el software es inherentemente flexible, no ofrece una potencia computacional tan alta como el hardware. Por lo tanto, el hardware reconfigurable aparece como una solución adecuada para tratar con mayor flexibilidad los requisitos variables dinámicamente en sistemas con alta demanda computacional. La flexibilidad y adaptabilidad del hardware requieren de dispositivos reconfigurables que permitan la modificación de su funcionalidad bajo demanda. En esta tesis se han seleccionado las FPGAs (Field Programmable Gate Arrays) como los dispositivos más apropiados, hoy en día, para implementar sistemas basados en hardware reconfigurable De entre todas las posibilidades existentes para explotar la capacidad de reconfiguración de las FPGAs comerciales, se ha seleccionado la reconfiguración dinámica y parcial. Esta técnica consiste en substituir una parte de la lógica del dispositivo, mientras el resto continúa en funcionamiento. La capacidad de reconfiguración dinámica y parcial de las FPGAs es empleada en esta tesis para tratar con los requisitos de flexibilidad y de capacidad computacional que demandan los dispositivos embebidos. La propuesta principal de esta tesis doctoral es el uso de arquitecturas de procesamiento escalables espacialmente, que son capaces de adaptar su funcionalidad y rendimiento en tiempo real, estableciendo un compromiso entre dichos parámetros y la cantidad de lógica que ocupan en el dispositivo. A esto nos referimos con arquitecturas con huellas escalables. En particular, se propone el uso de arquitecturas altamente paralelas, modulares, regulares y con una alta localidad en sus comunicaciones, para este propósito. El tamaño de dichas arquitecturas puede ser modificado mediante la adición o eliminación de algunos de los módulos que las componen, tanto en una dimensión como en dos. Esta estrategia permite implementar soluciones escalables, sin tener que contar con una versión de las mismas para cada uno de los tamaños posibles de la arquitectura. De esta manera se reduce significativamente el tiempo necesario para modificar su tamaño, así como la cantidad de memoria necesaria para almacenar todos los archivos de configuración. En lugar de proponer arquitecturas para aplicaciones específicas, se ha optado por patrones de procesamiento genéricos, que pueden ser ajustados para solucionar distintos problemas en el estado del arte. A este respecto, se proponen patrones basados en esquemas sistólicos, así como de tipo wavefront. Con el objeto de poder ofrecer una solución integral, se han tratado otros aspectos relacionados con el diseño y el funcionamiento de las arquitecturas, tales como el control del proceso de reconfiguración de la FPGA, la integración de las arquitecturas en el resto del sistema, así como las técnicas necesarias para su implementación. Por lo que respecta a la implementación, se han tratado distintos aspectos de bajo nivel dependientes del dispositivo. Algunas de las propuestas realizadas a este respecto en la presente tesis doctoral son un router que es capaz de garantizar el correcto rutado de los módulos reconfigurables dentro del área destinada para ellos, así como una estrategia para la comunicación entre módulos que no introduce ningún retardo ni necesita emplear recursos configurables del dispositivo. El flujo de diseño propuesto se ha automatizado mediante una herramienta denominada DREAMS. La herramienta se encarga de la modificación de las netlists correspondientes a cada uno de los módulos reconfigurables del sistema, y que han sido generadas previamente mediante herramientas comerciales. Por lo tanto, el flujo propuesto se entiende como una etapa de post-procesamiento, que adapta esas netlists a los requisitos de la reconfiguración dinámica y parcial. Dicha modificación la lleva a cabo la herramienta de una forma completamente automática, por lo que la productividad del proceso de diseño aumenta de forma evidente. Para facilitar dicho proceso, se ha dotado a la herramienta de una interfaz gráfica. El flujo de diseño propuesto, y la herramienta que lo soporta, tienen características específicas para abordar el diseño de las arquitecturas dinámicamente escalables propuestas en esta tesis. Entre ellas está el soporte para el realojamiento de módulos reconfigurables en posiciones del dispositivo distintas a donde el módulo es originalmente implementado, así como la generación de estructuras de comunicación compatibles con la simetría de la arquitectura. El router has sido empleado también en esta tesis para obtener un rutado simétrico entre nets equivalentes. Dicha posibilidad ha sido explotada para aumentar la protección de circuitos con altos requisitos de seguridad, frente a ataques de canal lateral, mediante la implantación de lógica complementaria con rutado idéntico. Para controlar el proceso de reconfiguración de la FPGA, se propone en esta tesis un motor de reconfiguración especialmente adaptado a los requisitos de las arquitecturas dinámicamente escalables. Además de controlar el puerto de reconfiguración, el motor de reconfiguración ha sido dotado de la capacidad de realojar módulos reconfigurables en posiciones arbitrarias del dispositivo, en tiempo real. De esta forma, basta con generar un único bitstream por cada módulo reconfigurable del sistema, independientemente de la posición donde va a ser finalmente reconfigurado. La estrategia seguida para implementar el proceso de realojamiento de módulos es diferente de las propuestas existentes en el estado del arte, pues consiste en la composición de los archivos de configuración en tiempo real. De esta forma se consigue aumentar la velocidad del proceso, mientras que se reduce la longitud de los archivos de configuración parciales a almacenar en el sistema. El motor de reconfiguración soporta módulos reconfigurables con una altura menor que la altura de una región de reloj del dispositivo. Internamente, el motor se encarga de la combinación de los frames que describen el nuevo módulo, con la configuración existente en el dispositivo previamente. El escalado de las arquitecturas de procesamiento propuestas en esta tesis también se puede beneficiar de este mecanismo. Se ha incorporado también un acceso directo a una memoria externa donde se pueden almacenar bitstreams parciales. Para acelerar el proceso de reconfiguración se ha hecho funcionar el ICAP por encima de la máxima frecuencia de reloj aconsejada por el fabricante. Así, en el caso de Virtex-5, aunque la máxima frecuencia del reloj deberían ser 100 MHz, se ha conseguido hacer funcionar el puerto de reconfiguración a frecuencias de operación de hasta 250 MHz, incluyendo el proceso de realojamiento en tiempo real. Se ha previsto la posibilidad de portar el motor de reconfiguración a futuras familias de FPGAs. Por otro lado, el motor de reconfiguración se puede emplear para inyectar fallos en el propio dispositivo hardware, y así ser capaces de evaluar la tolerancia ante los mismos que ofrecen las arquitecturas reconfigurables. Los fallos son emulados mediante la generación de archivos de configuración a los que intencionadamente se les ha introducido un error, de forma que se modifica su funcionalidad. Con el objetivo de comprobar la validez y los beneficios de las arquitecturas propuestas en esta tesis, se han seguido dos líneas principales de aplicación. En primer lugar, se propone su uso como parte de una plataforma adaptativa basada en hardware evolutivo, con capacidad de escalabilidad, adaptabilidad y recuperación ante fallos. En segundo lugar, se ha desarrollado un deblocking filter escalable, adaptado a la codificación de vídeo escalable, como ejemplo de aplicación de las arquitecturas de tipo wavefront propuestas. El hardware evolutivo consiste en el uso de algoritmos evolutivos para diseñar hardware de forma autónoma, explotando la flexibilidad que ofrecen los dispositivos reconfigurables. En este caso, los elementos de procesamiento que componen la arquitectura son seleccionados de una biblioteca de elementos presintetizados, de acuerdo con las decisiones tomadas por el algoritmo evolutivo, en lugar de definir la configuración de las mismas en tiempo de diseño. De esta manera, la configuración del core puede cambiar cuando lo hacen las condiciones del entorno, en tiempo real, por lo que se consigue un control autónomo del proceso de reconfiguración dinámico. Así, el sistema es capaz de optimizar, de forma autónoma, su propia configuración. El hardware evolutivo tiene una capacidad inherente de auto-reparación. Se ha probado que las arquitecturas evolutivas propuestas en esta tesis son tolerantes ante fallos, tanto transitorios, como permanentes y acumulativos. La plataforma evolutiva se ha empleado para implementar filtros de eliminación de ruido. La escalabilidad también ha sido aprovechada en esta aplicación. Las arquitecturas evolutivas escalables permiten la adaptación autónoma de los cores de procesamiento ante fluctuaciones en la cantidad de recursos disponibles en el sistema. Por lo tanto, constituyen un ejemplo de escalabilidad dinámica para conseguir un determinado nivel de calidad, que puede variar en tiempo real. Se han propuesto dos variantes de sistemas escalables evolutivos. El primero consiste en un único core de procesamiento evolutivo, mientras que el segundo está formado por un número variable de arrays de procesamiento. La codificación de vídeo escalable, a diferencia de los codecs no escalables, permite la decodificación de secuencias de vídeo con diferentes niveles de calidad, de resolución temporal o de resolución espacial, descartando la información no deseada. Existen distintos algoritmos que soportan esta característica. En particular, se va a emplear el estándar Scalable Video Coding (SVC), que ha sido propuesto como una extensión de H.264/AVC, ya que este último es ampliamente utilizado tanto en la industria, como a nivel de investigación. Para poder explotar toda la flexibilidad que ofrece el estándar, hay que permitir la adaptación de las características del decodificador en tiempo real. El uso de las arquitecturas dinámicamente escalables es propuesto en esta tesis con este objetivo. El deblocking filter es un algoritmo que tiene como objetivo la mejora de la percepción visual de la imagen reconstruida, mediante el suavizado de los "artefactos" de bloque generados en el lazo del codificador. Se trata de una de las tareas más intensivas en procesamiento de datos de H.264/AVC y de SVC, y además, su carga computacional es altamente dependiente del nivel de escalabilidad seleccionado en el decodificador. Por lo tanto, el deblocking filter ha sido seleccionado como prueba de concepto de la aplicación de las arquitecturas dinámicamente escalables para la compresión de video. La arquitectura propuesta permite añadir o eliminar unidades de computación, siguiendo un esquema de tipo wavefront. La arquitectura ha sido propuesta conjuntamente con un esquema de procesamiento en paralelo del deblocking filter a nivel de macrobloque, de tal forma que cuando se varía del tamaño de la arquitectura, el orden de filtrado de los macrobloques varia de la misma manera. El patrón propuesto se basa en la división del procesamiento de cada macrobloque en dos etapas independientes, que se corresponden con el filtrado horizontal y vertical de los bloques dentro del macrobloque. Las principales contribuciones originales de esta tesis son las siguientes: - El uso de arquitecturas altamente regulares, modulares, paralelas y con una intensa localidad en sus comunicaciones, para implementar cores de procesamiento dinámicamente reconfigurables. - El uso de arquitecturas bidimensionales, en forma de malla, para construir arquitecturas dinámicamente escalables, con una huella escalable. De esta forma, las arquitecturas permiten establecer un compromiso entre el área que ocupan en el dispositivo, y las prestaciones que ofrecen en cada momento. Se proponen plantillas de procesamiento genéricas, de tipo sistólico o wavefront, que pueden ser adaptadas a distintos problemas de procesamiento. - Un flujo de diseño y una herramienta que lo soporta, para el diseño de sistemas reconfigurables dinámicamente, centradas en el diseño de las arquitecturas altamente paralelas, modulares y regulares propuestas en esta tesis. - Un esquema de comunicaciones entre módulos reconfigurables que no introduce ningún retardo ni requiere el uso de recursos lógicos propios. - Un router flexible, capaz de resolver los conflictos de rutado asociados con el diseño de sistemas reconfigurables dinámicamente. - Un algoritmo de optimización para sistemas formados por múltiples cores escalables que optimice, mediante un algoritmo genético, los parámetros de dicho sistema. Se basa en un modelo conocido como el problema de la mochila. - Un motor de reconfiguración adaptado a los requisitos de las arquitecturas altamente regulares y modulares. Combina una alta velocidad de reconfiguración, con la capacidad de realojar módulos en tiempo real, incluyendo el soporte para la reconfiguración de regiones que ocupan menos que una región de reloj, así como la réplica de un módulo reconfigurable en múltiples posiciones del dispositivo. - Un mecanismo de inyección de fallos que, empleando el motor de reconfiguración del sistema, permite evaluar los efectos de fallos permanentes y transitorios en arquitecturas reconfigurables. - La demostración de las posibilidades de las arquitecturas propuestas en esta tesis para la implementación de sistemas de hardware evolutivos, con una alta capacidad de procesamiento de datos. - La implementación de sistemas de hardware evolutivo escalables, que son capaces de tratar con la fluctuación de la cantidad de recursos disponibles en el sistema, de una forma autónoma. - Una estrategia de procesamiento en paralelo para el deblocking filter compatible con los estándares H.264/AVC y SVC que reduce el número de ciclos de macrobloque necesarios para procesar un frame de video. - Una arquitectura dinámicamente escalable que permite la implementación de un nuevo deblocking filter, totalmente compatible con los estándares H.264/AVC y SVC, que explota el paralelismo a nivel de macrobloque. El presente documento se organiza en siete capítulos. En el primero se ofrece una introducción al marco tecnológico de esta tesis, especialmente centrado en la reconfiguración dinámica y parcial de FPGAs. También se motiva la necesidad de las arquitecturas dinámicamente escalables propuestas en esta tesis. En el capítulo 2 se describen las arquitecturas dinámicamente escalables. Dicha descripción incluye la mayor parte de las aportaciones a nivel arquitectural realizadas en esta tesis. Por su parte, el flujo de diseño adaptado a dichas arquitecturas se propone en el capítulo 3. El motor de reconfiguración se propone en el 4, mientras que el uso de dichas arquitecturas para implementar sistemas de hardware evolutivo se aborda en el 5. El deblocking filter escalable se describe en el 6, mientras que las conclusiones finales de esta tesis, así como la descripción del trabajo futuro, son abordadas en el capítulo 7. ABSTRACT The optimization of system parameters, such as power dissipation, the amount of hardware resources and the memory footprint, has been always a main concern when dealing with the design of resource-constrained embedded systems. This situation is even more demanding nowadays. Embedded systems cannot anymore be considered only as specific-purpose computers, designed for a particular functionality that remains unchanged during their lifetime. Differently, embedded systems are now required to deal with more demanding and complex functions, such as multimedia data processing and high-throughput connectivity. In addition, system operation may depend on external data, the user requirements or internal variables of the system, such as the battery life-time. All these conditions may vary at run-time, leading to adaptive scenarios. As a consequence of both the growing computational complexity and the existence of dynamic requirements, dynamic resource management techniques for embedded systems are needed. Software is inherently flexible, but it cannot meet the computing power offered by hardware solutions. Therefore, reconfigurable hardware emerges as a suitable technology to deal with the run-time variable requirements of complex embedded systems. Adaptive hardware requires the use of reconfigurable devices, where its functionality can be modified on demand. In this thesis, Field Programmable Gate Arrays (FPGAs) have been selected as the most appropriate commercial technology existing nowadays to implement adaptive hardware systems. There are different ways of exploiting reconfigurability in reconfigurable devices. Among them is dynamic and partial reconfiguration. This is a technique which consists in substituting part of the FPGA logic on demand, while the rest of the device continues working. The strategy followed in this thesis is to exploit the dynamic and partial reconfiguration of commercial FPGAs to deal with the flexibility and complexity demands of state-of-the-art embedded systems. The proposal of this thesis to deal with run-time variable system conditions is the use of spatially scalable processing hardware IP cores, which are able to adapt their functionality or performance at run-time, trading them off with the amount of logic resources they occupy in the device. This is referred to as a scalable footprint in the context of this thesis. The distinguishing characteristic of the proposed cores is that they rely on highly parallel, modular and regular architectures, arranged in one or two dimensions. These architectures can be scaled by means of the addition or removal of the composing blocks. This strategy avoids implementing a full version of the core for each possible size, with the corresponding benefits in terms of scaling and adaptation time, as well as bitstream storage memory requirements. Instead of providing specific-purpose architectures, generic architectural templates, which can be tuned to solve different problems, are proposed in this thesis. Architectures following both systolic and wavefront templates have been selected. Together with the proposed scalable architectural templates, other issues needed to ensure the proper design and operation of the scalable cores, such as the device reconfiguration control, the run-time management of the architecture and the implementation techniques have been also addressed in this thesis. With regard to the implementation of dynamically reconfigurable architectures, device dependent low-level details are addressed. Some of the aspects covered in this thesis are the area constrained routing for reconfigurable modules, or an inter-module communication strategy which does not introduce either extra delay or logic overhead. The system implementation, from the hardware description to the device configuration bitstream, has been fully automated by modifying the netlists corresponding to each of the system modules, which are previously generated using the vendor tools. This modification is therefore envisaged as a post-processing step. Based on these implementation proposals, a design tool called DREAMS (Dynamically Reconfigurable Embedded and Modular Systems) has been created, including a graphic user interface. The tool has specific features to cope with modular and regular architectures, including the support for module relocation and the inter-module communications scheme based on the symmetry of the architecture. The core of the tool is a custom router, which has been also exploited in this thesis to obtain symmetric routed nets, with the aim of enhancing the protection of critical reconfigurable circuits against side channel attacks. This is achieved by duplicating the logic with an exactly equal routing. In order to control the reconfiguration process of the FPGA, a Reconfiguration Engine suited to the specific requirements set by the proposed architectures was also proposed. Therefore, in addition to controlling the reconfiguration port, the Reconfiguration Engine has been enhanced with the online relocation ability, which allows employing a unique configuration bitstream for all the positions where the module may be placed in the device. Differently to the existing relocating solutions, which are based on bitstream parsers, the proposed approach is based on the online composition of bitstreams. This strategy allows increasing the speed of the process, while the length of partial bitstreams is also reduced. The height of the reconfigurable modules can be lower than the height of a clock region. The Reconfiguration Engine manages the merging process of the new and the existing configuration frames within each clock region. The process of scaling up and down the hardware cores also benefits from this technique. A direct link to an external memory where partial bitstreams can be stored has been also implemented. In order to accelerate the reconfiguration process, the ICAP has been overclocked over the speed reported by the manufacturer. In the case of Virtex-5, even though the maximum frequency of the ICAP is reported to be 100 MHz, valid operations at 250 MHz have been achieved, including the online relocation process. Portability of the reconfiguration solution to today's and probably, future FPGAs, has been also considered. The reconfiguration engine can be also used to inject faults in real hardware devices, and this way being able to evaluate the fault tolerance offered by the reconfigurable architectures. Faults are emulated by introducing partial bitstreams intentionally modified to provide erroneous functionality. To prove the validity and the benefits offered by the proposed architectures, two demonstration application lines have been envisaged. First, scalable architectures have been employed to develop an evolvable hardware platform with adaptability, fault tolerance and scalability properties. Second, they have been used to implement a scalable deblocking filter suited to scalable video coding. Evolvable Hardware is the use of evolutionary algorithms to design hardware in an autonomous way, exploiting the flexibility offered by reconfigurable devices. In this case, processing elements composing the architecture are selected from a presynthesized library of processing elements, according to the decisions taken by the algorithm, instead of being decided at design time. This way, the configuration of the array may change as run-time environmental conditions do, achieving autonomous control of the dynamic reconfiguration process. Thus, the self-optimization property is added to the native self-configurability of the dynamically scalable architectures. In addition, evolvable hardware adaptability inherently offers self-healing features. The proposal has proved to be self-tolerant, since it is able to self-recover from both transient and cumulative permanent faults. The proposed evolvable architecture has been used to implement noise removal image filters. Scalability has been also exploited in this application. Scalable evolvable hardware architectures allow the autonomous adaptation of the processing cores to a fluctuating amount of resources available in the system. Thus, it constitutes an example of the dynamic quality scalability tackled in this thesis. Two variants have been proposed. The first one consists in a single dynamically scalable evolvable core, and the second one contains a variable number of processing cores. Scalable video is a flexible approach for video compression, which offers scalability at different levels. Differently to non-scalable codecs, a scalable video bitstream can be decoded with different levels of quality, spatial or temporal resolutions, by discarding the undesired information. The interest in this technology has been fostered by the development of the Scalable Video Coding (SVC) standard, as an extension of H.264/AVC. In order to exploit all the flexibility offered by the standard, it is necessary to adapt the characteristics of the decoder to the requirements of each client during run-time. The use of dynamically scalable architectures is proposed in this thesis with this aim. The deblocking filter algorithm is the responsible of improving the visual perception of a reconstructed image, by smoothing blocking artifacts generated in the encoding loop. This is one of the most computationally intensive tasks of the standard, and furthermore, it is highly dependent on the selected scalability level in the decoder. Therefore, the deblocking filter has been selected as a proof of concept of the implementation of dynamically scalable architectures for video compression. The proposed architecture allows the run-time addition or removal of computational units working in parallel to change its level of parallelism, following a wavefront computational pattern. Scalable architecture is offered together with a scalable parallelization strategy at the macroblock level, such that when the size of the architecture changes, the macroblock filtering order is modified accordingly. The proposed pattern is based on the division of the macroblock processing into two independent stages, corresponding to the horizontal and vertical filtering of the blocks within the macroblock. The main contributions of this thesis are: - The use of highly parallel, modular, regular and local architectures to implement dynamically reconfigurable processing IP cores, for data intensive applications with flexibility requirements. - The use of two-dimensional mesh-type arrays as architectural templates to build dynamically reconfigurable IP cores, with a scalable footprint. The proposal consists in generic architectural templates, which can be tuned to solve different computational problems. •A design flow and a tool targeting the design of DPR systems, focused on highly parallel, modular and local architectures. - An inter-module communication strategy, which does not introduce delay or area overhead, named Virtual Borders. - A custom and flexible router to solve the routing conflicts as well as the inter-module communication problems, appearing during the design of DPR systems. - An algorithm addressing the optimization of systems composed of multiple scalable cores, which size can be decided individually, to optimize the system parameters. It is based on a model known as the multi-dimensional multi-choice Knapsack problem. - A reconfiguration engine tailored to the requirements of highly regular and modular architectures. It combines a high reconfiguration throughput with run-time module relocation capabilities, including the support for sub-clock reconfigurable regions and the replication in multiple positions. - A fault injection mechanism which takes advantage of the system reconfiguration engine, as well as the modularity of the proposed reconfigurable architectures, to evaluate the effects of transient and permanent faults in these architectures. - The demonstration of the possibilities of the architectures proposed in this thesis to implement evolvable hardware systems, while keeping a high processing throughput. - The implementation of scalable evolvable hardware systems, which are able to adapt to the fluctuation of the amount of resources available in the system, in an autonomous way. - A parallelization strategy for the H.264/AVC and SVC deblocking filter, which reduces the number of macroblock cycles needed to process the whole frame. - A dynamically scalable architecture that permits the implementation of a novel deblocking filter module, fully compliant with the H.264/AVC and SVC standards, which exploits the macroblock level parallelism of the algorithm. This document is organized in seven chapters. In the first one, an introduction to the technology framework of this thesis, specially focused on dynamic and partial reconfiguration, is provided. The need for the dynamically scalable processing architectures proposed in this work is also motivated in this chapter. In chapter 2, dynamically scalable architectures are described. Description includes most of the architectural contributions of this work. The design flow tailored to the scalable architectures, together with the DREAMs tool provided to implement them, are described in chapter 3. The reconfiguration engine is described in chapter 4. The use of the proposed scalable archtieectures to implement evolvable hardware systems is described in chapter 5, while the scalable deblocking filter is described in chapter 6. Final conclusions of this thesis, and the description of future work, are addressed in chapter 7.

Multiphase Design and Control Techniques Applied to a Forward Micro-Inverter

En la última década la potencia instalada de energía solar fotovoltaica ha crecido una media de un 49% anual y se espera que alcance el 16%del consumo energético mundial en el año 2050. La mayor parte de estas instalaciones se corresponden con sistemas conectados a la red eléctrica y un amplio porcentaje de ellas son instalaciones domésticas o en edificios. En el mercado ya existen diferentes arquitecturas para este tipo de instalaciones, entre las que se encuentras los módulos AC. Un módulo AC consiste en un inversor, también conocido como micro-inversor, que se monta en la parte trasera de un panel o módulo fotovoltaico. Esta tecnología ofrece modularidad, redundancia y la extracción de la máxima potencia de cada panel solar de la instalación. Además, la expansión de esta tecnología posibilitará una reducción de costes asociados a las economías de escala y a la posibilidad de que el propio usuario pueda componer su propio sistema. Sin embargo, el micro-inversor debe ser capaz de proporcionar una ganancia de tensión adecuada para conectar el panel solar directamente a la red, mientras mantiene un rendimiento aceptable en un amplio rango de potencias. Asimismo, los estándares de conexión a red deber ser satisfechos y el tamaño y el tiempo de vida del micro-inversor son factores que han de tenerse siempre en cuenta. En esta tesis se propone un micro-inversor derivado de la topología “forward” controlado en el límite entre los modos de conducción continuo y discontinuo (BCM por sus siglas en inglés). El transformador de la topología propuesta mantiene la misma estructura que en el convertidor “forward” clásico y la utilización de interruptores bidireccionales en el secundario permite la conexión directa del inversor a la red. Asimismo el método de control elegido permite obtener factor de potencia cercano a la unidad con una implementación sencilla. En la tesis se presenta el principio de funcionamiento y los principales aspectos del diseño del micro-inversor propuesto. Con la idea de mantener una solución sencilla y de bajo coste, se ha seleccionado un controlador analógico que está originalmente pensado para controlar un corrector del factor de potencia en el mismo modo de conducción que el micro-inversor “forward”. La tesis presenta las principales modificaciones necesarias, con especial atención a la detección del cruce por cero de la corriente (ZCD por sus siglas en inglés) y la compatibilidad del controlador con la inclusión de un algoritmo de búsqueda del punto de máxima potencia (MPPT por sus siglas en inglés). Los resultados experimentales muestran las limitaciones de la implementación elegida e identifican al transformador como el principal contribuyente a las pérdidas del micro-inversor. El principal objetivo de esta tesis es contribuir a la aplicación de técnicas de control y diseño de sistemas multifase en micro-inversores fotovoltaicos. En esta tesis se van a considerar dos configuraciones multifase diferentes aplicadas al micro-inversor “forward” propuesto. La primera consiste en una variación con conexión paralelo-serie que permite la utilización de transformadores con una relación de vueltas baja, y por tanto bien acoplados, para conseguir una ganancia de tensión adecuada con un mejor rendimiento. Esta configuración emplea el mismo control BCM cuando la potencia extraída del panel solar es máxima. Este método de control implica que la frecuencia de conmutación se incrementa considerablemente cuando la potencia decrece, lo que compromete el rendimiento. Por lo tanto y con la intención de mantener unos bueno niveles de rendimiento ponderado, el micro-inversor funciona en modo de conducción discontinuo (DCM, por sus siglas en inglés) cuando la potencia extraía del panel solar es menor que la máxima. La segunda configuración multifase considerada en esta tesis es la aplicación de la técnica de paralelo con entrelazado. Además se han considerado dos técnicas diferentes para decidir el número de fases activas: dependiendo de la potencia continua extraída del panel solar y dependiendo de la potencia instantánea demandada por el micro-inversor. La aplicación de estas técnicas es interesante en los sistemas fotovoltaicos conectados a la red eléctrica por la posibilidad que brindan de obtener un rendimiento prácticamente plano en un amplio rango de potencia. Las configuraciones con entrelazado se controlan en DCM para evitar la necesidad de un control de corriente, lo que es importante cuando el número de fases es alto. Los núcleos adecuados para todas las configuraciones multifase consideradas se seleccionan usando el producto de áreas. Una vez seleccionados los núcleos se ha realizado un diseño detallado de cada uno de los transformadores. Con la información obtenida de los diseños y los resultados de simulación, se puede analizar el impacto que el número de transformadores utilizados tiene en el tamaño y el rendimiento de las distintas configuraciones. Los resultados de este análisis, presentado en esta tesis, se utilizan posteriormente para comparar las distintas configuraciones. Muchas otras topologías se han presentado en la literatura para abordar los diferentes aspectos a considerar en los micro-inversores, que han sido presentados anteriormente. La mayoría de estas topologías utilizan un transformador de alta frecuencia para solventar el salto de tensión y evitar problemas de seguridad y de puesta a tierra. En cualquier caso, es interesante evaluar si topologías sin aislamiento galvánico son aptas para su utilización como micro-inversores. En esta tesis se presenta una revisión de inversores con capacidad de elevar tensión, que se comparan bajo las mismas especificaciones. El objetivo es proporcionar la información necesaria para valorar si estas topologías son aplicables en los módulos AC. Las principales contribuciones de esta tesis son: • La aplicación del control BCM a un convertidor “forward” para obtener un micro-inversor de una etapa sencillo y de bajo coste. • La modificación de dicho micro-inversor con conexión paralelo-series de transformadores que permite reducir la corriente de los semiconductores y una ganancia de tensión adecuada con transformadores altamente acoplados. • La aplicación de técnicas de entrelazado y decisión de apagado de fases en la puesta en paralelo del micro-inversor “forward”. • El análisis y la comparación del efecto en el tamaño y el rendimiento del incremento del número de transformadores en las diferentes configuraciones multifase. • La eliminación de las medidas y los lazos de control de corriente en las topologías multifase con la utilización del modo de conducción discontinuo y un algoritmo MPPT sin necesidad de medida de corriente. • La recopilación y comparación bajo las mismas especificaciones de topologías inversoras con capacidad de elevar tensión, que pueden ser adecuadas para la utilización como micro-inversores. Esta tesis está estructurada en seis capítulos. El capítulo 1 presenta el marco en que se desarrolla la tesis así como el alcance de la misma. En el capítulo 2 se recopilan las topologías existentes de micro-invesores con aislamiento y aquellas sin aislamiento cuya implementación en un módulo AC es factible. Asimismo se presenta la comparación entre estas topologías bajo las mismas especificaciones. El capítulo 3 se centra en el micro-inversor “forward” que se propone originalmente en esta tesis. La aplicación de las técnicas multifase se aborda en los capítulos 4 y 5, en los que se presentan los análisis en función del número de transformadores. El capítulo está orientado a la propuesta paralelo-serie mientras que la configuración con entrelazado se analiza en el capítulo 5. Por último, en el capítulo 6 se presentan las contribuciones de esta tesis y los trabajos futuros. ABSTRACT In the last decade the photovoltaic (PV) installed power increased with an average growth of 49% per year and it is expected to cover the 16% of the global electricity consumption by 2050. Most of the installed PV power corresponds to grid-connected systems, with a significant percentage of residential installations. In these PV systems, the inverter is essential since it is the responsible of transferring into the grid the extracted power from the PV modules. Several architectures have been proposed for grid-connected residential PV systems, including the AC-module technology. An AC-module consists of an inverter, also known as micro-inverter, which is attached to a PV module. The AC-module technology offers modularity, redundancy and individual MPPT of each module. In addition, the expansion of this technology will enable the possibility of economies of scale of mass market and “plug and play” for the user, thus reducing the overall cost of the installation. However, the micro-inverter must be able to provide the required voltage boost to interface a low voltage PV module to the grid while keeping an acceptable efficiency in a wide power range. Furthermore, the quality standards must be satisfied and size and lifetime of the solutions must be always considered. In this thesis a single-stage forward micro-inverter with boundary mode operation is proposed to address the micro-inverter requirements. The transformer in the proposed topology remains as in the classic forward converter and bidirectional switches in the secondary side allows direct connection to the grid. In addition the selected control strategy allows high power factor current with a simple implementation. The operation of the topology is presented and the main design issues are introduced. With the intention to propose a simple and low-cost solution, an analog controller for a PFC operated in boundary mode is utilized. The main necessary modifications are discussed, with the focus on the zero current detection (ZCD) and the compatibility of the controller with a MPPT algorithm. The experimental results show the limitations of the selected analog controller implementation and the transformer is identified as a main losses contributor. The main objective of this thesis is to contribute in the application of control and design multiphase techniques to the PV micro-inverters. Two different multiphase configurations have been applied to the forward micro-inverter proposed in this thesis. The first one consists of a parallel-series connected variation which enables the use of low turns ratio, i.e. well coupled, transformers to achieve a proper voltage boost with an improved performance. This multiphase configuration implements BCM control at maximum load however. With this control method the switching frequency increases significantly for light load operation, thus jeopardizing the efficiency. Therefore, in order to keep acceptable weighted efficiency levels, DCM operation is selected for low power conditions. The second multiphase variation considered in this thesis is the interleaved configuration with two different phase shedding techniques: depending on the DC power extracted from the PV panel, and depending on the demanded instantaneous power. The application of interleaving techniques is interesting in PV grid-connected inverters for the possibility of flat efficiency behavior in a wide power range. The interleaved variations of the proposed forward micro-inverter are operated in DCM to avoid the current loop, which is important when the number of phases is large. The adequate transformer cores for all the multiphase configurations are selected according to the area product parameter and a detailed design of each required transformer is developed. With this information and simulation results, the impact in size and efficiency of the number of transformer used can be assessed. The considered multiphase topologies are compared in this thesis according to the results of the introduced analysis. Several other topological solutions have been proposed to solve the mentioned concerns in AC-module application. The most of these solutions use a high frequency transformer to boost the voltage and avoid grounding and safety issues. However, it is of interest to assess if the non-isolated topologies are suitable for AC-module application. In this thesis a review of transformerless step-up inverters is presented. The compiled topologies are compared using a set benchmark to provide the necessary information to assess whether non-isolated topologies are suitable for AC-module application. The main contributions of this thesis are: • The application of the boundary mode control with constant off-time to a forward converter, to obtain a simple and low-cost single-stage forward micro-inverter. • A modification of the forward micro-inverter with primary-parallel secondary-series connected transformers to reduce the current stress and improve the voltage gain with highly coupled transformers. •The application of the interleaved configuration with different phase shedding strategies to the proposed forward micro-inverter. • An analysis and comparison of the influence in size and efficiency of increasing the number of transformers in the parallel-series and interleaved multiphase configurations. • Elimination of the current loop and current measurements in the multiphase topologies by adopting DCM operation and a current sensorless MPPT. • A compilation and comparison with the same specifications of suitable non-isolated step-up inverters. This thesis is organized in six chapters. In Chapter 1 the background of single-phase PV-connected systems is discussed and the scope of the thesis is defined. Chapter 2 compiles the existing solutions for isolated micro-inverters and transformerless step-up inverters suitable for AC-module application. In addition, the most convenient non-isolated inverters are compared using a defined benchmark. Chapter 3 focuses on the originally proposed single-stage forward micro-inverter. The application of multiphase techniques is addressed in Chapter 4 and Chapter 5, and the impact in different parameters of increasing the number of phases is analyzed. In Chapter 4 an original primary-parallel secondary-series variation of the forward micro-inverter is presented, while Chapter 5 focuses on the application of the interleaved configuration. Finally, Chapter 6 discusses the contributions of the thesis and the future work.

Los orbitales en la educación química: un análisis mediante su representación gráfica

La constitución atómica de la materia está en la base de la química. Saber cómo se unen y cómo se separan los átomos es tener la clave de las transformaciones de la materia, que son el objeto de esta ciencia. Tendemos a imaginarnos a los átomos como pequeñas partículas, como bolitas, pero desde los años 1930 sabemos que no se puede entender su comportamiento microscópico mediante la física clásica. La mejor teoría que tenemos para este dominio es la mecánica cuántica, pero en ella la descripción más fundamental y completa de los sistemas no es a través de las variables clásicas, propias de las partículas, como la posición y el momento, sino de la función de onda. La función de onda es un objeto matemático que contiene toda la información del sistema. Sin embargo, ni extraer esa información ni interpretarla es sencillo, lo que supone una serie de problemas. Por ejemplo, casi noventa años después de su nacimiento la teoría cuántica apenas está presente en la enseñanza secundaria. Y el problema no afecta sólo al ámbito educativo. Por ejemplo, la química había desarrollado desde mediados del siglo XIX la teoría estructural, de enorme poder explicativo, que los químicos siguen empleando hoy en día. Además, si la función de onda de una partícula es un objeto extraño, la de un sistema de varias, como una molécula es, además, difícil de tratar matemáticamente. Pero la química necesitaba acceder a la estructura microscópica y a la reactividad de las moléculas... Mucho antes de que el avance de la computación pusiera a disposición de los químicos herramientas para resolver por la fuerza sus problemas, ya habían desarrollado modelos para incorporar la mecánica cuántica de forma relativamente sencilla a su arsenal y en esos modelos los protagonistas eran un tipo especial de funciones de onda, los orbitales. Los orbitales son funciones de onda de una sola partícula y por tanto mucho más sencillas de calcular e interpretar que las de los sistemas complejos. A cambio, no dan cuenta de todas las complejidades de una molécula, por ejemplo de las interacciones entre sus electrones. La química es una ciencia capaz de utilizar simultáneamente varios modelos diferentes e incluso contradictorios para cubrir su territorio y eso es lo que hizo, de más de una manera, con los orbitales, de origen cuántico, la teoría estructural clásica y los modelos semiclásicos del enlace a través de pares de electrones localizados. El resultado es un modelo híbrido y difícil de definir, pero eficaz, versátil, intuitivo, visualizable... y limitado, que se puede introducir incluso en niveles preuniversitarios. A pesar de eso, la enseñanza de los modelos cuánticos sigue siendo problemática. A los alumnos les resultan complicados y muchos expertos creen además que los confunden y mezclan con los clásicos. Se trata, pues de un problema abierto. Esta tesis tiene el propósito de dilucidar el papel de los orbitales en la educación química analizando casos de uso de sus representaciones gráficas, que son muy importantes en toda la química y aún más en estos modelos, que tienen un fuerte componente visual, analógico y metafórico. Los resultados de los análisis muestran una notable coherencia de uso de las imágenes de orbitales en enseñanza e investigación: En química los orbitales no son únicamente funciones matemáticas que se extienden por toda la molécula, sino también contenedores de electrones localizados que interaccionan por proximidad con transferencia de electrones Muchas veces estos modelos intuitivos se utilizan después de los cálculos cuánticos para interpretar los resultados en términos próximos a la química estructural. Aquí está la principal diferencia con los usos educativos: en la enseñanza, especialmente la introductoria, el modelo intuitivo tiende a ser el único que se usa.

Efecto de policultivo repollo-zanahoria sobre la entomofauna del cultivo de repollo

El presente estudio se realizó con al objetivo de determinar el efecto de policultivos Repollo-Zanahoria sobre la entomofauna, rendimiento y calidad del repollo. Los cultivos asociados disminuyeron las poblaciones de la plaga Plutella xylostella más que en monocultivo; el porcentaje de plantas con daño fresco de P.xylostella, fue mayor en monocultivo existiendo una relación directa con las poblaciones de la plaga; en las otras plagas (Afidos, Diabrotica sp. y Creontiades sp) los policultivos no tuvieron un efecto claro sobre sus poblaciones, la dinámica de las plagas fue alta al inicio del cultivo pero descendieron conforme avanzó el desarrollo fenológico de las plantas de repollo y zanahoria. Para los enemigos naturales de P. xylostella como Diadegma insulare y Arañas los policultivos no ejercieron ningún efecto, lo mismo ocurre para el porcentaje de parasitismo de P. xylostella el cual osciló con un porcentaje entre 32 y 20%; Polybia sp. presentó alta incidencia en los monocu1tivos en relación a los policultivos. En todo el cic1o del cultivo la dinámica de los enemigos naturales fue diferente al de las plagas, dándose un efecto acumulado de los enemigos naturales, esto podría ser uno de los factores que ayudaron al descenso de la plaga P. xylostella en las dos últimas etapas del cultivo de repollo. El porcentaje de cabezas formadas fue ambos sistemas (80%), lo que nos indica que secundario (Zanahoria) en los policultivos no formación de las cabezas de repollo. El área foliar dañada en las cabezas de repollo fue menor en los policultivos por ende el precio que se registró por cabeza fue mayor en este sistema. Sin embargo el ingreso bruto de repollo fue mayor en monocultivo; igual ocurre con él ingreso bruto total, esta diferencia se debió al mayor número de cabezas de repollo en monocultivo que en sistemas asociados; también se debe a que la contribución económica de Zanahoria en policultivos no compensó al ingreso obtenido en repollo.

Respuesta de cuarenta y nueve genotipos de frijol común (Phaseolus vulgaris L.) de fertilización mineral bajo condiciones de La Compañía, Carazo

El ensayo se realizó en el Centro Experimental La Compañía, San Marcos, Carazo en la época de primera (Junio-Agosto) del 2001, los suelos se caracterizan por ser de origen volcánico y con bajo contenido de fósforo (1l.O ppm). Se evaluaron 49 genotipos de fríjol con y sin fertilización, con el objetivo de seleccionar genotipos eficientes al fósforo y nitrógeno nativo; y que además presenten respuesta a la aplicación de fertilizantes. El ensayo se estableció en parcelas pareadas en un diseño de latice 7 x 7 con 6 repeticiones de las que 3 fueron fertilizadas y 3 no fertilizadas. Se estudió el rendimiento, sus componentes y las variables fenológicas días a floración y días a madurez fisiológica, se realizó análisis de varianza para las variables en estudio y se clasifico a los genotipos según su eficiencia a fósforo y nitrógeno y su respuesta a la aplicación de dos dosis de fertilizante mineral (O y 129 kg/ha de la fórmula 18-46-00). Los genotipos en estudio mostraron diferentes tipos de respuesta a la aplicación de fertilizantes, que incluyen comportamientos superior, similar e inferior al compararse con la condición sin fertilizante para las distintas variables estudiadas. Las variables fenológicas no presentaron diferencias bajo ambas condiciones de fertilización. El rendimiento de grano vario entre 1 883 kg/ha hasta 3 353 kg/ha en condiciones con fertilizante y 1 591 kg/ha hasta 2 878 kg/ha en condiciones sin fertilizante. El genotipo EAP 9508-41 mostró los mayores rendimientos en ambas condiciones. En el sistema sin fertilizante 18 genotipos superaron en rendimiento promedio al INTA Jinotepe, 26 al INTA Canela, 30 al INTA Masatepe, y 34 al DOR 364. En el sistema con fertilizante 15 genotipos superaron en rendimiento promedio al DOR 364, 31 al INTA Jinotepe, 33 al INTA Canela y 46 al INT A Masatepe. Según la eficiencia en la absorción de fósforo y nitrógeno nativo y respuesta a aplicaciones de fertilizante se identifican 1 2 genotipos eficientes con respuesta, l3 genotipos eficientes sin respuesta, 11 genotipos ineficientes con respuesta y 13 genotipos ineficientes sin respuesta.

Aceptación y adopción de sistemas productivos adaptativos en la microcuenca El Guayabo-San José, Municipio El Sauce, León

El establecimiento de Sistemas Productivos Adaptativos (SPA), constituye una alternativa de producción sostenible y compatible con la conservación del medio ambiente; sin embargo se desconocen los elementos que inciden en los proceso de aceptación y adopción. El objetivo de esta investigación es analizar desde la perspectiva social la aceptación, adopción e integración de género en los Sistemas Productivos Adaptativos en la microcuenca “Guayabo-San José”. Los SPA estudiados fueron granos básicos en callejones mejorados y granos básicos con árboles dispersos. El presente es un estudio cualitativo, la información se obtuvo a través de triangulación de métodos: entrevistas, observación participante y grupos focales. Se realizó un análisis de contenido obteniéndose como resultados una percepción positiva de aceptación por parte de los productores. Existe un 100% de aceptación y un 25 % de adopción de los sistemas.La adopción aumenta cuando los productores disponen de tierra propia, beneficios extras en sus parcelas y adecuadas capacitaciones y asistencia técnica. Sobre el rol que las cónyuges desempeñan, las entidades no tomaron en cuenta su involucramiento en el proceso de transferencia de los sistemas. Las cónyuges no se involucran de manera directa en el manejo de los sistemas, desempeñando únicamente actividades domésticas y el cuido de los hijos. Los productores no realizan todas las prácticas de manejo del sistema; sin embargo, se incluyen los tres componentes del modelo productivo.

Evaluacion del contenido de carbono en los diferentes usos del suelo en la micro cuenca del río Pire, Condega, Estelí

Con la finalidad de evaluar la tasa de remoción de carbono atmosférico por sistemas agroforestales como una estrategia de mitigación y adaptación al cambio climático, en la micro cuenca rio Pire, en Condega se establecieron un total de 27 parcelas de muestreo permanente en tres fincas con los siguientes tratamientos : i) quema (Q), ii) manejo de rastrojo tradicional y mejorado (Rm), iv) quesungual tradicional (SAQt) y mejorado (SAQm), vi) pasto tradicional (Pt) y mejorado (Pm), viii) nuevas pasturas con buena cobertura de árboles (SSP) y ix) el bosque secundario (Bs). El carbono fue medido en árboles, hojarasca, necromasa y el almacenado en el suelo, por cada sistema evaluado. El estudio reporta un total de 46 especies arbóreas incluyendo las especies con diámetros mayores y menor es a 10 cm, representadas por 24 familias botánicas diferentes. Las familias más representativas son: Mimosaceae (7 especies), Caesalpinaceae (4 especies), Bignonaceae (3 especies). La remoción de carbono aéreo total a nivel de finca fueron 65.03, 58.29 y 45.33 MgC/ha para Don Isidro Lira, Javier Loza y Reynaldo Peralta respectivamente. El carbono removido por la vegetación a nivel de sistema indica que al cambiar de bosque a un sistema agroforestal con árboles, la remoción se ve reducida en un 40%, sin embargo cuando se cambia de bosque por un sistema sin árboles la remoción se reduce a un 72%. Los valores acumulados a nivel de tratamientos fueron 84.05, 70.49, 53.38, 49.33, 42.8, 41.15, 24.58, 24.21, y 22.85 MgC/ha para los tratamientos Bs, Pm, SAQt, SSP, SAQm, Pt, Rm, Rt, y la Quema respectivamente. Esto sugiere promover una agricultura y pasturas con presencia de árboles, por sus variados servicios eco sistémico brindado y entre los más importantes la alta tasa de remoción de carbono atmosférico comparado con sistemas tradicionales de siembras.

Aplicación de persistencia políglota usando tecnología NoSQL

En los últimos años se han popularizado los sistemas de bases de datos NoSQL y con ellos, recientemente, ha surgido la idea de Aplicación de Persistencia Políglota. Ésta sostiene que debido a la gran variedad y cantidad de datos, y los diversos servicios que pueden dar las aplicaciones hoy en día; es posible que un único tipo de sistema de almacenamiento no sea capaz de cubrir de forma eficiente todas las necesidades de la aplicación que use dicho sistema. Sin embargo, sostiene que las aplicaciones se pueden beneficiar del uso de varios sistemas de distinto tipo donde los datos se repartirían entre los sistemas que mejor fueran capaces de dar acceso a estos en función del tipo de datos, y de las tareas que se realizarán con ellos. Además, con esta idea también se considera que se tiene que ir más allá de los sistemas de almacenamiento relacionales y utilizar, además, sistemas de almacenamiento NoSQL.

Monitorização remota de pacientes em ambulatório

Dissertação apresentada à Universidade Fernando Pessoa como parte dos requisitos para obtenção do grau de Mestre em Engenharia Informática, ramo de Computação Móvel

Evaluación del daño mecánico visible conferido por los sistemas de trilla a la semilla de soja

En Argentina el cultivo de soja alcanzó, durante la campaña 2014-2015, un área implantada de 20,4 millones de hectáreas. Su cosecha se realiza durante los meses de otoño, por lo tanto las condiciones climáticas diarias se manifiestan con cambios durante la jornada de trabajo e inciden directamente sobre el estado del cultivo, produciendo variaciones en la calidad del producto entregado por la cosechadora. El parque de maquinaria disminuido en los últimos años, hace a un incremento de la capacidad de trabajo que se traduce en aumento de la veloci-dad de avance por parte de los operadores y por lo tanto de las velocidades de trilla, para cumplir con los objetivos propuestos. No hay suficiente información sobre las pérdidas en la calidad del grano generadas por los conjuntos de las cosechadoras. Esto reviste de importan-cia para determinar el tiempo de almacenaje que varía según el destino de la cosecha. Lo ex-puesto justificó la realización del presente trabajo, donde se evaluó la variabilidad del desem-peño de cuatro cosechadoras con diferentes conjuntos de trilla, trabajando sobre un cultivo de soja, durante una jornada de trabajo y con diferentes regulaciones en sus sistemas de trilla, cuantificado su efecto a través de la rotura visible otorgado al grano. El trabajo constituye un aporte al análisis del daño que los diferentes sistemas de trilla y la incidencia de la variación de humedad le confiere al grano de soja en la cosecha. Todos los sistemas evaluados muestran existencia diferencial de daño en las variables analizadas. El comportamiento del sistema sin variador permitió ratificar cómo la variación de humedad del grano modifica la calidad del producto entregado. Existió dependencia en los resultados hallados: el contenido de humedad, el sistema de trilla y la velocidad tangencial conque trabajó cada sistema, se consideran facto-res determinantes en la calidad del producto entregado en cada caso. Se concluye sobre la importancia de la regulación del régimen de trilla acorde a las condiciones de cultivo y su posibilidad de incremento para el logro de una mayor capacidad de trabajo.

La experiencia de las Unidades de Formación e Inserción Laboral (UFIL) de la Comunidad de Madrid.

Resumen tomado de la publicación. Monográfico con el título 'La cualificación profesional básica: competencias para la inclusión sociolaboral de jóvenes'. Referencias legislativas en página 236

Pautas que facilitan mi labor en el aula.

El artículo forma parte de un monográfico de la revista dedicado a pedagogía sistémica

Hábitos físico-deportivos en la Región de Murcia : implicaciones para la elaboración del currículum en el ciclo formativo de Actividades Físico-deportivas.

Analizar la práctica de actividad físico-deportiva en la población de la Región de Murcia entre los 15 y los 64 años según distintas variables sociodemográficas. Analizar la influencia del interés, concepto y orientación de la práctica físico-deportiva para la población de la Región de Murcia sobre los niveles de práctica orientando todo ello hacia la adecuación del currículum de los técnicos en animación físico-deportiva. 1.111 sujetos de una población compuesta por 754.844 sujetos de ambos sexos y edades comprendidas entre los 15 y los 64 años. Diseño muestral aleatorio semiprobabilístico por cuotas de edad y género. La implementación del estudio se llevó a cabo en tres fases diferenciadas: construcción del instrumento de medida, selección de la muestra y trabajo de campo definitivo. Cuestionario para el análisis de la motivación práctica de la actividad físico-deportiva de elaboración específica para la investigación. Estadísticos descriptivos de todas las variables así como análisis de interdependencia de variables mediante pruebas Ji cuadrado de Pearson completada con análsis de residuos. Algo más de la mitad de la población encuestada no practica ningún tipo de actividad y existe un elevado abandono en personas que practicaron con anterioridad. La práctica desciende con la edad y es menor en mujeres que en hombres. Existe un elevado grado de interés por el deporte entre la mayor parte de la población encuestada sin niveles claros de correspondencia con los niveles de práctica. En el currículum de formación de técnicos en animación deportiva es preciso diferenciar la orientación que la práctica físico-deportiva ha de tener según la edad ya que conforme avanza ésta, la práctica se concibe como una actividad promotora de salud y de relación con los demás sin existir diferencias de género. Más de 1/3 de los encuestados opinan que las ofertas deportivas del ayuntamiento son insuficientes y no satisfacen los intereses de su práctica, siendo jóvenes varones los que muestran mayor desaprobación.

Adaptación al Espacio Europeo de Educación Superior : experiencia en una asignatura de recursos energéticos.

Resumen basado en el de la publicación