Desenvolupament d'un component de tolerància a fallades per a un sistema d'agents mòbils sobre plataformes lleugeres

A mesura que la complexitat de les tasques dels agents mòbils va creixent, és més important que aquestes no perdin el treball realitzat. Hem de saber en tot moment que la execució s’està desenvolupant favorablement. Aquest projecte tracta d’explicar el procés d’elaboració d’un component de tolerància a fallades des de la seva idea inicial fins a la seva implementació. Analitzarem la situació i dissenyarem una solució. Procurarem que el nostre component emmascari la fallada d’un agent, detectant-la i posteriorment recuperant l’execució des d’on s’ha interromput. Tot això procurant seguir la metodologia de disseny d’agents mòbils per a plataformes lleugeres.

Applying RADIC in Open MPI: the methodology used to implement RADIC over a Message Passing Library

Fault tolerance has become a major issue for computer and software engineers because the occurrence of faults increases the cost of using a parallel computer. RADIC is the fault tolerance architecture for message passing systems which is transparent, decentralized, flexible and scalable. This master thesis presents the methodology used to implement the RADIC architecture over Open MPI, a well-know large-used message passing library. This implementation kept the RADIC architecture characteristics. In order to validate the implementation we have executed a synthetic ping program, besides, to evaluate the implementation performance we have used the NAS Parallel Benchmarks. The results prove that the RADIC architecture performance depends on the communication pattern of the parallel application which is running. Furthermore, our implementation proves that the RADIC architecture could be implemented over an existent message passing library.

Analyzing the effects of transient faults into applications

As computer chips implementation technologies evolve to obtain more performance, those computer chips are using smaller components, with bigger density of transistors and working with lower power voltages. All these factors turn the computer chips less robust and increase the probability of a transient fault. Transient faults may occur once and never more happen the same way in a computer system lifetime. There are distinct consequences when a transient fault occurs: the operating system might abort the execution if the change produced by the fault is detected by bad behavior of the application, but the biggest risk is that the fault produces an undetected data corruption that modifies the application final result without warnings (for example a bit flip in some crucial data). With the objective of researching transient faults in computer system’s processor registers and memory we have developed an extension of HP’s and AMD joint full system simulation environment, named COTSon. This extension allows the injection of faults that change a single bit in processor registers and memory of the simulated computer. The developed fault injection system makes it possible to: evaluate the effects of single bit flip transient faults in an application, analyze an application robustness against single bit flip transient faults and validate fault detection mechanism and strategies.

Mejorando la robustez de aplicaciones frente a fallos transitorios

Computer chips implementation technologies evolving to obtain more performance are increasing the probability of transient faults. As this probability grows and on-chip solutions are expensive or tend to degrade processor performance, the efforts to deal with these transient faults in higher levels (such as the operating system or even at the application level) are increasing. Mostly, these efforts are trying to avoid silent data corruptions using hardware, software and hybrid based techniques to add redundancy to detect the errors generated by the transient faults. This work presents our proposal to improve the robustness of applications with source code based transformation adding redundancy. Also, our proposal takes account of the tradeoff between the improved robustness and the overhead generated by the added redundancy.

RADIC: un middleware de tolerancia a fallos que preserva el rendimiento

La tolerancia a fallos es una línea de investigación que ha adquirido una importancia relevante con el aumento de la capacidad de cómputo de los súper-computadores actuales. Esto es debido a que con el aumento del poder de procesamiento viene un aumento en la cantidad de componentes que trae consigo una mayor cantidad de fallos. Las estrategias de tolerancia a fallos actuales en su mayoría son centralizadas y estas no escalan cuando se utiliza una gran cantidad de procesos, dado que se requiere sincronización entre todos ellos para realizar las tareas de tolerancia a fallos. Además la necesidad de mantener las prestaciones en programas paralelos es crucial, tanto en presencia como en ausencia de fallos. Teniendo en cuenta lo citado, este trabajo se ha centrado en una arquitectura tolerante a fallos descentralizada (RADIC – Redundant Array of Distributed and Independant Controllers) que busca mantener las prestaciones iniciales y garantizar la menor sobrecarga posible para reconfigurar el sistema en caso de fallos. La implementación de esta arquitectura se ha llevado a cabo en la librería de paso de mensajes denominada Open MPI, la misma es actualmente una de las más utilizadas en el mundo científico para la ejecución de programas paralelos que utilizan una plataforma de paso de mensajes. Las pruebas iniciales demuestran que el sistema introduce mínima sobrecarga para llevar a cabo las tareas correspondientes a la tolerancia a fallos. MPI es un estándar por defecto fail-stop, y en determinadas implementaciones que añaden cierto nivel de tolerancia, las estrategias más utilizadas son coordinadas. En RADIC cuando ocurre un fallo el proceso se recupera en otro nodo volviendo a un estado anterior que ha sido almacenado previamente mediante la utilización de checkpoints no coordinados y la relectura de mensajes desde el log de eventos. Durante la recuperación, las comunicaciones con el proceso en cuestión deben ser retrasadas y redirigidas hacia la nueva ubicación del proceso. Restaurar procesos en un lugar donde ya existen procesos sobrecarga la ejecución disminuyendo las prestaciones, por lo cual en este trabajo se propone la utilización de nodos spare para la recuperar en ellos a los procesos que fallan, evitando de esta forma la sobrecarga en nodos que ya tienen trabajo. En este trabajo se muestra un diseño propuesto para gestionar de un modo automático y descentralizado la recuperación en nodos spare en un entorno Open MPI y se presenta un análisis del impacto en las prestaciones que tiene este diseño. Resultados iniciales muestran una degradación significativa cuando a lo largo de la ejecución ocurren varios fallos y no se utilizan spares y sin embargo utilizándolos se restablece la configuración inicial y se mantienen las prestaciones.

DynBTS Dynamic Bug Tracker System

L'objectiu final d'aquest projecte és realitzar un Sistema Traçador d' Errors, però potser mésimportant és l'objectiu d'aprendre noves tecnologies, que sovint estan a disposició de l'usuari però l'usuari les desconeix.

Errorpush.com : Base de dades col·laborativa d'errors i solucions

L'objectiu del projecte és dissenyar i desenvolupar un sistema similar a StackOverflow però pivotant tot l'enfocament cap als errors de qualsevol tipus.

Estudio y construcción de herramientas de validación HTML

The Final Year Project consists of two essentially different parts, which share acommon theme: HTML code validation. The first of these two parts focuses on the study of the validation process. It supplies a brief introduction to the evolution of HTML and XHTML, the new tags introduced in HTML5 and the most common errors found in today's websites. Already developed HTML validation tools are analyzed and examined in detail in order to compare their features and evaluate their performances. Lastly, a comparison of the parsing process in the most common browsers found nowadays is provided. In the second part of the project the focus of the project is shifted towards the development of a XHTML5 validation tool. The input is a XHTML5 file whose content may or may not comply with the W3C specification, and therefore, may or may not be a valid XHTML5 document. The output provided by this tool will be a fixed XHTML5 document and an error log returned in the form of a XML file. Information as to the course of action pursued to fix the error and its location will also be included.

Anàlisi de models d'ensenyament-aprenentatge de competències no tècniques als estudis d'Enginyeria en informàtica

Actualment a l'Estat espanyol s'està implantant el Pla Bolonya per incorporar-se a l'Espai Europeu d'Estudis Superiors (l'EEES). Com a un dels principals objectius, l'EEES pretén homogeneïtzar els estudis i de manera concreta les competències adquirides per qualsevol estudiant independentment d'on hagi realitzat els seus estudis. Per això, existeixen iniciatives europees (com el projecte Tuning) que treballen per definir competències per a totes les titulacions universitàries.El projecte presenta l'anàlisi realitzat sobre vint Universitats de diferents continents per identificar models d'ensenyament-aprenentatge de competències no tècniques. La recerca es centra addicionalment en la competència comunicativa escrita.La font principal de dades ha estat la informació proporcionada a les pàgines Web de les universitats i molt especialment els seus plans d'estudi.

Virtualització de servidors. Avantatges. Implantació en una PIME real

 En la societat d’avui dia, les empreses depenen en gran part dels seus recursos informàtics. La seva capacitat de supervivència i innovació en el mercat actual, on la competitivitat és cada dia més forta, passa per una infraestructura informàtica que els permeti, no només desplegar i implantar ordinadors i servidors de manera ràpida i eficient sinó que també les protegeixi contra parades del sistema informàtic, problemes amb servidors, caigudes o desastres físics de hardware.Per evitar aquests problemes informàtics susceptibles de poder parar el funcionament d’una empresa es va començar a treballar en el camp de la virtualització informàtica amb l’objectiu de poder trobar solucions a aquests problemes a la vegada que s’aprofitaven els recursos de hardware existents d’una manera més òptim a i eficient, reduint així també el cost de la infraestructura informàtica.L’objectiu principal d’aquest treball és veure en primer pla la conversió d’una empresa real amb una infraestructura informàtica del tipus un servidor físic -una funció cap a una infraestructura virtual del tipus un servidor físic -varis servidors virtual -vàries funcions. Analitzarem l’estat actual de l’empresa, servidors i funcions, adquirirem el hardware necessari i farem la conversió de tots els seus servidors cap a una nova infraestructura virtual.Faig especial atenció a les explicacions de perquè utilitzo una opció i no un altre i també procuro sempre donar vàries opcions. Igualment remarco en quadres verds observacions a tenir en compte complementàries al que estic explicant en aquell moment, i en quadres vermells temes en els que s’ha de posar especial atenció en el moment en que es fan. Finalment, un cop feta la conversió, veurem els molts avantatges que ens ha reportat aquesta tecnologia a nivell de fiabilitat, estabilitat, capacitat de tolerància a errades, capacitat de ràpid desplegament de noves màquines, capacitat de recuperació del sistema i aprofitament de recursos físics.

Tolerância da cultivar de soja coodetec 201 aos herbicidas inibidores de als

A obtenção de cultivares resistentes aos herbicidas possibilita o aumento da diversidade dos herbicidas utilizados seletivamente para o controle de plantas daninhas em uma determinada cultura. O aumento da disponibilidade destes herbicidas na cultura da soja pode proporcionar maior facilidade no controle de plantas daninhas de difícil eliminação, de espécies com características biológicas semelhantes à cultura e de plantas daninhas resistentes aos herbicidas. O objetivo deste trabalho foi avaliar a resistência cruzada da cultivar COODETEC 201 a três herbicidas inibidores da ALS, não seletivos para a cultura da soja. O experimento foi realizado em casa de vegetação através da semeadura em vasos, o qual foi disposto em delineamento completamente casualizado em arranjo fatorial. Os tratamentos constaram das cultivares de soja COODETEC 201 e OCEPAR 14 e dos herbicidas imazapyr, metsulfuron e nicosulfuron, aplicados em cinco doses. A aplicação destes produtos foi realizada 30 dias após a emergência, quando as plantas de soja estavam no estádio V4. A área foliar e a fitoxicidade aos 14 e 35 dias após a aplicação do herbicida metsulfuron foram menos afetadas na cultivar COODETEC 201 do que na OCEPAR 14. A determinação da restrição do crescimento das plantas em função da matéria seca das plantas demonstrou que as duas cultivares são igualmente sensíveis ao herbicida imazapyr. A cultivar COODETEC 201 apresentou maior tolerância aos herbicidas metsulfuron e nicosulfuron, sendo 10,25 e 3,25 vezes, respectivamente, mais resistente do que a cultivar OCEPAR 14.

Tolerância de trigo (Triticum aestivum) e aveia (Avena sp.) a herbicidas inibidores da enzima acetolactato sintase (ALS)

A caracterização de cultivares quanto à tolerância aos herbicidas representa uma ferramenta adicional na identificação de genes de resistência no melhoramento genético de plantas. Os objetivos do presente trabalho foram determinar a variabilidade genética em genótipos de trigo, aveia-branca e aveia-preta para tolerância a quatro herbicidas inibidores da ALS; identificar herbicidas que não apresentam efeito fitotóxico nas espécies avaliadas; e indicar possíveis genótipos tolerantes para utilização em programas de melhoramento. Os resultados demonstraram a existência de variabilidade genética em trigo para tolerância aos herbicidas inibidores da ALS. O herbicida penoxsulam não apresentou efeito sobre a produção de matéria seca nos genótipos de trigo e aveia. Os genótipos de trigo ICA 7, BRS 208 e CD 111 e a aveia-branca (Albasul) evidenciaram tolerância aos herbicidas bispyribac-sodium e penoxsulam; a aveia-preta (Agozebu) também se mostrou tolerante ao metsulfuron-methyl.

Práticas de manejo e a resistência de Euphorbia heterophylla aos inibidores da ALS e tolerância ao glyphosate no Rio Grande do Sul

A utilização intensiva do glyphosate nas lavouras de soja Roundup Ready® (RR) no Rio Grande do Sul (RS), nos últimos anos, pode ter selecionado biótipos de leiteira (Euphorbia heterophylla) resistentes ao herbicida. Esse cenário dificultará ainda mais o manejo da espécie, já que permanecem indícios da presença de biótipos resistentes também em herbicidas inibidores da acetolactato sintase (ALS). Assim, os objetivos deste trabalho foram avaliar a sensibilidade da leiteira a herbicidas inibidores da ALS e ao glyphosate, verificar a distribuição dos biótipos resistentes no RS e determinar os principais fatores agronômicos associados a falhas de controle. Para isso, amostras de sementes de plantas de leiteira foram coletadas em lavouras de soja RR localizadas em 56 municípios do Estado do RS. Por ocasião das coletas, os agricultores responderam a questionário que abordava o manejo das plantas daninhas na área. Usando-se as sementes coletadas, foram conduzidos dois experimentos em casa de vegetação: no primeiro, avaliou-se a resposta de 86 biótipos ao herbicida glyphosate, aplicado na dose de 2.160 g e.a. ha-1; e, no segundo, a resposta de 73 biótipos ao herbicida imazethapyr, aplicado na dose de 200 g i.a. ha-1. Os resultados obtidos evidenciam que todos os biótipos de leiteira avaliados são suscetíveis ao glyphosate, porém existem biótipos resistentes aos inibidores da ALS. As respostas do questionário indicam que práticas de manejo como uso de subdoses e/ou utilização intensiva do glyphosate e a ausência de rotação de culturas favorecem falhas no controle de leiteira pelo herbicida glyphosate em soja.

ALSMon: sistema para monitorizar ALS

Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia Informática e de Computadores