Sistema per gestionar les incidències d'un servei d'informàtica amb una arquitectura J2EE distribuïda en tres nivells

Tant en la meva etapa d’estudiant com en la meva curta vida laboral, he participat en el desenvolupament de varies aplicacions de gestió, tant d’escriptori com web, que majoritàriament sempre estaven dividides en tres capes però en dos nivells: la base de dades i l’aplicació, que contenia tant la lògica de negoci com la vista. Des de fa temps he tingut la curiositat i la necessitat d’intentar desenvolupar una aplicació de gestió que estigui distribuïda en tres o més nivells, separant el model de dades i la lògica de negoci de la vista. Crec que el treball de fi de carrera és idoni per desenvolupar-la. L’aplicació a desenvolupar anirà destinada a la gestió d’un servei d’informàtica, que s’encarrega de resoldre les incidències, inventariar i realitzar el manteniment preventiu dels equips informàtics d’una o de varies empreses. Es crearà una aplicació que contindrà el model de dades i la lògica de negoci. També es crearan dues aplicacions clients: una aplicació d’escriptori que donarà accés a totes i cadascuna de les funcionalitats del sistema i una aplicació web que oferirà un accés lleuger i des de qualsevol ubicació a les funcionalitats d’explotació del sistema. Per últim, també es crearà una altre aplicació web que s’encarregarà de generar els llistats sol•licitats per les dues aplicacions clients. D’aquesta manera també es centralitzarà la gestió dels llistats de les aplicacions del sistema. Per desenvolupar el sistema, s’utilitzarà la plataforma J2EE de Java, i es comptarà amb l’ajuda de marcs de treball com, per exemple, Oracle ADF o JasperReports. Com a conclusió general, puc assegurar que si es distribueixen les tres capes d’un sistema en tres nivells s’obtenen beneficis en l’administració, en el manteniment, en l’escalabilitat, en la flexibilitat i en la reutilització de les aplicacions. El principal inconvenient és el possible augment de lentitud en les aplicacions clients.

Sistema per gestionar les incidències d'un servei d'informàtica amb una arquitectura J2EE distribuïda en tres nivells

Tant en la meva etapa d’estudiant com en la meva curta vida laboral, he participat en el desenvolupament de varies aplicacions de gestió, tant d’escriptori com web, que majoritàriament sempre estaven dividides en tres capes però en dos nivells: la base de dades i l’aplicació, que contenia tant la lògica de negoci com la vista. Des de fa temps he tingut la curiositat i la necessitat d’intentar desenvolupar una aplicació de gestió que estigui distribuïda en tres o més nivells, separant el model de dades i la lògica de negoci de la vista. Crec que el treball de fi de carrera és idoni per desenvolupar-la. L’aplicació a desenvolupar anirà destinada a la gestió d’un servei d’informàtica, que s’encarrega de resoldre les incidències, inventariar i realitzar el manteniment preventiu dels equips informàtics d’una o de varies empreses. Es crearà una aplicació que contindrà el model de dades i la lògica de negoci. També es crearan dues aplicacions clients: una aplicació d’escriptori que donarà accés a totes i cadascuna de les funcionalitats del sistema i una aplicació web que oferirà un accés lleuger i des de qualsevol ubicació a les funcionalitats d’explotació del sistema. Per últim, també es crearà una altre aplicació web que s’encarregarà de generar els llistats sol•licitats per les dues aplicacions clients. D’aquesta manera també es centralitzarà la gestió dels llistats de les aplicacions del sistema. Per desenvolupar el sistema, s’utilitzarà la plataforma J2EE de Java, i es comptarà amb l’ajuda de marcs de treball com, per exemple, Oracle ADF o JasperReports. Com a conclusió general, puc assegurar que si es distribueixen les tres capes d’un sistema en tres nivells s’obtenen beneficis en l’administració, en el manteniment, en l’escalabilitat, en la flexibilitat i en la reutilització de les aplicacions. El principal inconvenient és el possible augment de lentitud en les aplicacions clients.

Simulació d'arquitectures VLIW

L'objectiu d'aquest projecte es dissenyar i implementar en Java una interfície gràfica que permeti simular l'arquitectura VLIW. Ha d'interactuar amb un simulador ja existent, VEX, i amb l'usuari. VEX permet analitzar, desenvolupar i depurar codi escrit en C sobre un processador VLIW configurable, des dels recursos hardware fíns al comportament de la "caché". L'interfície gràfica desenvolupada es diu JavaVEX. Té el gran avantatge d'evitar la introducció de les comandes de text que necesita VEX perquè son substituïdes per elements. És una eina més intuïtiva, ràpida i eficient. JavaVEX mostra informació sobre el codi C traduït a instruccions VLIW de fins a 4 operacions. També mostra els resultats de les instrucciones VLIW simulades. JavaVEX s'ha incorporat a un LiveCD. Així es pot executar l'aplicació sobre qualsevol ordinador. La finalitat docent de JavaVEX és ser utilitzada en les pràctiques de l'assignatura Arquitectura per a Computadors 2.

Balanceo distribuido del encaminamiento para topologías fat-tree sobre redes Infiniband

Las redes de interconexión juegan un papel importante en el rendimiento de los sistemas de altas prestaciones. Actualmente la gestión del encaminamiento de los mensajes es un factor determinante para mantener las prestaciones de la red. Nuestra propuesta es trabajar sobre un algoritmo de encaminamiento adaptativo, que distribuye el encaminamiento de los mensajes para evitar los problemas de congestión en las redes de interconexión, que aparecen por el gran volumen de comunicaciones de aplicaciones científicas ó comerciales. El objetivo es ajustar el algoritmo a una topología muy utilizada en los sistemas actuales como lo es el fat‐tree, e implementarlo en una tecnología Infiniband. En la experimentación realizada comparamos el método de control de congestión de la arquitectura Infiniband, con nuestro algoritmo. Los resultados obtenidos muestran que mejoramos los niveles de latencia por encima de un 50% y de throughput entre un 38% y un 81%.

Control de congestión adaptativo en redes Infiniband

El uso de recursos compartidos en las redes de interconexión de alta performance puede provocar situaciones de congestión de mensajes que degradan notablemente las prestaciones, aumentando la latencia de trasporte y disminuyendo la utilización de la red. Hasta el momento las técnicas que intentan solucionar este problema utilizan la regulación de la inyección de mensajes. Esta limitación de la inyección traslada la contención de mensajes desde los conmutadores hacia los nodos fuente, incrementando el valor de la latencia promedio global, pudiendo alcanzar valores muy elevados. En este trabajo, proponemos una técnica de control de congestión para redes InfiniBand basada en un mecanismo de encaminamiento adaptativo que distribuye el volumen de comunicaciones entre diversas trayectorias alternativas quitando carga de la zona de congestión, lo que permite eliminarla. La experimentación realizada muestra la mejora obtenida en latencia y throughput, respecto al mecanismo de control de congestión original de InfiniBand basado en la regulación de la inyección. El mecanismo propuesto es totalmente compatible y no requiere que se modifique ningún aspecto de la especificación, debido a que se utilizan componentes de gestión definidos en el estándar InfiniBand.

Projecte pilot d'innovació docent de l'assignatura Estructura de Computadors I

L'objectiu del projecte ha estat la millora de la qualitat docent de l'assignatura Estructura de Computadors I, impartida a la Facultat d'Informàtica de Barcelona (UPC) dins els estudis d'Enginyeria Informàtica, Enginyeria Tècnica en Informàtica de Sistemes i Enginyeria Tècnica en Informàtica de Gestió. S'ha treballat en quatre línies d'actuació: (i) aplicació de tècniques d'aprenentatge actiu a les classes; (ii) aplicació de tècniques d'aprenentage cooperatiu no presencials; (iii) implantació de noves TIC i adaptació de les ja emprades per tal d'habilitar mecanismes d'autoavaluació i de realimentació de la informació referent a l'avaluació; i (iv) difusió de les experiències derivades de les diferents actuacions. Referent a les dues primeres mesures s'avalua l'impacte de metodologies docents que afavoreixen l'aprenentatge actiu tant de forma presencial com no presencial, obtenint-se clares millores en el rendiment respecte a altres metodologies utilitzades anteriorment enfocades a la realització de classes del tipus magistral, en què únicament es posa a l'abast dels alumnes la documentació de l'assignatura per a què puguin treballar de forma responsable. Les noves metodologies fan especial èmfasi en el treball en grup a classe i la compartició de les experiències fora de classe a través de fòrums de participació. La mesura que ha requerit més esforç en aquest projecte és la tercera, amb el desenvolupament d'un entorn d'interfície web orientat a la correcció automàtica de programes escrits en llenguatge assemblador. Aquest entorn permet l'autoavaluació per part dels alumnes dels exercicis realitzats a l'assignatura, amb obtenció d'informació detallada sobre les errades comeses. El treball realitzat dins d'aquest projecte s'ha publicat en congressos rellevants en l'àrea docent tant a nivell estatal com internacional. El codi font de l'entorn esmentat anteriorment es posa a disposició pública a través d'un enllaç a la web.

Simulación de modelos orientados al individuo

Los bancos de peces es un grupo social organizado sin la presencia de un líder. Esta organización se atribuye a dos patrones de comportamiento: atracción biosocial y orientación paralela. Este sistema puede modelarse mediante la aproximación del Modelo orientado al Individuo, donde la conducta de cada individuo por separado define el comportamiento grupal de todos los individuos. El objetivo del trabajo es mejorar el rendimiento del simulador mediante una programación híbrida que aproveche las alternativas de paralelismo en el cómputo que ofrecen las recientes arquitecturas multicore en sistemas de altas prestaciones.

Paral·lelització especulativa de programes sobre un clúster

Estudi sobre la millora de rendiment (en temps d’execució) al'algorisme de gràfics Fast Multipath Radiosity Using Hierarchical Subscenes gràcies a l’execució paral•lela especulada que ens permet obtenir el motor d'especulació per a clústers desenvolupat en el grup de recerca BCDS de la Universitat de Girona

Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.

Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.

Paral·lelització especulativa de programes sobre un clúster

Estudi sobre la millora de rendiment (en temps d’execució) a l'algorisme de gràfics Fast Multipath Radiosity Using Hierarchical Subscenes gràcies a l’execució paral•lela especulada que ens permet obtenir el motor d'especulació per a clústers desenvolupat en el grup de recerca BCDS de la Universitat de Girona

Disseny, implementació i avaluació d'un joc tangible basat en puzles per a l'aprenentatge d'arquitectura d'ordinadors

Actualment existeix una falta d'interès per part dels estudiants a l'àrea de les enginyeries en Tecnologies de la Informació i la Comunicació (TIC) que es pot veure reflectida en el descens de les matriculacions universitàries en aquest àmbit. Aquest fet està relacionat amb que la nova generació d‟estudiants està constantment en contacte amb tota mena d'aparells tecnològics estimulants i a l‟hora de l‟estudi poden sofrir una falta d‟interès per l‟ús d‟una metodologia d'aprenentatge més tradicional. En aquest sentit s'ha investigat que l‟ús de jocs com a eina educativa pot ser una bona solució per afrontar aquesta falta d'interès. No obstant això, actualment no existeixen gaires jocs destinats a aprendre conceptes relacionats amb les enginyeries TIC i que proporcionin als estudiants els mecanismes d'ajuda necessaris per donar-los suport durant l'aprenentatge d‟aquests nous conceptes. En aquest projecte es desenvoluparà un joc educatiu per a estudiants amb l‟objectiu de proporcionar uns primers coneixements sobre les TIC. Per una banda, per al disseny del joc s‟utilitzarà un model conceptual que defineix els elements necessaris per a dissenyar jocs basats en resoldre puzles. A més, aquest model conceptual permet el disseny no només de jocs per a PCs, sinó també de jocs tangibles i exploratius (mitjançant tecnologia mòbil). En el nostre cas, ens centrarem en la implementació d‟un joc tangible. Per altra banda, pel que fa a la implementació, tindrem en compte l‟estàndard educatiu d‟IMS Learning Design, demostrant d‟aquesta manera que aquest tipus de jocs es poden beneficiar dels avantatges que aporten els estàndards educatius. Per tant, en aquest PFC es dissenyarà i implementarà un joc tangible basat en puzles dintre de l‟àrea d‟arquitectura d‟ordinadors. El joc constarà de tres mini-jocs que es presentaran com jocs de realitat augmentada amb el suport d‟un ordinador i unes peces físiques amb les que interactuaran els usuaris. El sistema proporcionarà un sistema d‟ajuda i un sistema de puntuació. Per últim, avaluarem el joc en un centre escolar amb estudiants de 4t d‟ESO amb la finalitat d'analitzar les valoracions dels estudiants respecte el joc i les pistes proporcionades.

Arquitectura corporativa de web services

Este proyecto consiste en la realización de un sistema informático que se encargue de ampliar la red comercial de una compañía de seguros a través de Internet. Para ello se utiliza la tecnología de web services, que nos permite efectuar transacciones de datos de manera rápida, fiable y segura. El web service que se ha diseñado se encarga de resolver y dar respuesta tanto a peticiones de solicitud de precios como de emisión de pólizas en varios ramos. El objetivo es ofrecer al cliente final un método sencillo y próximo de cotización y emisión de seguros.

LittleProc 2.0. : l'evolució als 16 bits, amb arquitectura superescalar i amb pipeline

Aquest projecte consisteix en evolucionar el LittleProc 1.0, un processador simple dissenyat per ser destinat al món de la docència per tres professors de la UAB. Aquestes evolucions consisteixen en aplicar diversos mètodes i arquitectures diferents per tal d’obtenir un millor rendiment del processador, arribant a executar programes amb la meitat de temps que tardava el LittleProc 1.0. Un cop implementades les diferents arquitectures per tal de millorar el rendiment, es realitzarà un estudi de quin tant per cent de millora ha sigut aquest rendiment.

Desarrollo de una tienda virtual en una arquitectura distribuída

Al llarg d'aquest treball es presenten les tecnologies i els processos que s'han fet servir en la construcció de l'esmentada botiga virtual i el seu gestor. L'objectiu és crear un programari flexible, portable, reutilitzable, d'alt rendiment i intel·ligible