无负载的包含有四个NMOS晶体管的静态随机存储器

于AD批量导入至AEzhangdi

A Novel 4T nMOS-Only SRAM Cell in 32nm Technology Node

This paper proposes a novel loadless 4T SRAM cell composed of nMOS transistors. The SRAM cell is based on 32nm silicon-on-insulator （SO1） technology node. It consists of two access transistors and two pull-down transistors. The pull-down transistors have larger channel length than the access transistors. Due to the significant short channel effect of small-size MOS transistors, the access transistors have much larger leakage current than the pull-down transistors,enabling the SRAM cell to maintain logic ＂1＂ while in standby. The storage node voltages of the cell are fed back to the back-gates of the access transistors,enabling the stable ＂read＂ operation of the cell. The use of back-gate feedback also helps to im- prove the static noise margin （SNM） of the cell. The proposed SRAM cell has smaller area than conventional bulk 6T SRAM cells and 4T SRAM cells. The speed and power dissipation of the SRAM cell are simulated and discussed. The SRAM cell can operate with a 0. 5V supply voltage.

一种优良的抗辐射高压NMOS/SOS驱动器件

于2010-11-23批量导入

Equipos didácticos multimedia para la enseñanza de las famílias lógicas : pmos, nmos y cmos.

En el día a día del aula universitaria, se ha hecho necesario el uso de diferente material de apoyo a la docencia. Para el estudio en profundidad de la familia Mos, se ha desarrollado un libro teórico y uno de los complementos con unos programas tutores de elaboración propia que ofrecen al estudiante un nuevo punto de vista basaso en la interactividad para ayudar a comprenderlos y sirviéndose, al mismo tiempo, de tutoría y autoevaluación.

Differential mixer with NMOS/PMOS stack at switching stage

This paper proposes a novel differential mixer topology. The traditional stage of switching is replaced by a stack of NMOS and PMOS transistors combined. A design is given of a 900 MHz down-conversion mixer using a 0.35 μm CMOS process. Comparison with conventional mixer shows that the topology leads to a better performance in terms of conversion gain and linearity. ©2012 IEEE.

Y te llevaste en andas al ángel de los perdedores : El nómos de Antígona en su discurso final a partir del vocabulario legal en Antígona de Sófocles

Abordamos en Antígona la voz nómos utilizada por la protagonista en los vv. 908 y 914 de su último discurso. Con ese término califica la razón de su proceder, según la cual nunca habría realizado un entierro por un hijo o un esposo muerto pues la gente sensata justificaría sólo la sepultura de su hermano ya que un esposo y un hijo podría volver a tener pero nunca un hermano, con su padre y madre muertos. Pese a su uso, observa Etxabe (2009: 61), tales palabras no han sido articuladas con un argumento legal. No obstante, a un estudio con tales propósitos pareciera poder objetarse el hecho de que el léxico jurídico implica ante todo generalidad, lo que entraría en contradicción con la particularidad y excepcionalidad que caracteriza aquello que Antígona califica como nómos. Revisamos entonces qué implica para Antígona el entierro de su hermano y luego abordamos el asunto desde los estudios más recientes sobre la legalidad griega. En un contexto histórico en el cual tiene lugar un ordenamiento del sistema jurídico, que implica un cambio de actitud con respecto a las leyes no escritas frecuentemente asociadas a Antígona, la expresión nómos de este pasaje requiere la integración del trabajo filológico y los estudios del derecho griego, de la familia y de las relaciones de género en la Atenas del siglo V a.C.

Y te llevaste en andas al ángel de los perdedores : El nómos de Antígona en su discurso final a partir del vocabulario legal en Antígona de Sófocles

Abordamos en Antígona la voz nómos utilizada por la protagonista en los vv. 908 y 914 de su último discurso. Con ese término califica la razón de su proceder, según la cual nunca habría realizado un entierro por un hijo o un esposo muerto pues la gente sensata justificaría sólo la sepultura de su hermano ya que un esposo y un hijo podría volver a tener pero nunca un hermano, con su padre y madre muertos. Pese a su uso, observa Etxabe (2009: 61), tales palabras no han sido articuladas con un argumento legal. No obstante, a un estudio con tales propósitos pareciera poder objetarse el hecho de que el léxico jurídico implica ante todo generalidad, lo que entraría en contradicción con la particularidad y excepcionalidad que caracteriza aquello que Antígona califica como nómos. Revisamos entonces qué implica para Antígona el entierro de su hermano y luego abordamos el asunto desde los estudios más recientes sobre la legalidad griega. En un contexto histórico en el cual tiene lugar un ordenamiento del sistema jurídico, que implica un cambio de actitud con respecto a las leyes no escritas frecuentemente asociadas a Antígona, la expresión nómos de este pasaje requiere la integración del trabajo filológico y los estudios del derecho griego, de la familia y de las relaciones de género en la Atenas del siglo V a.C.

Y te llevaste en andas al ángel de los perdedores : El nómos de Antígona en su discurso final a partir del vocabulario legal en Antígona de Sófocles

Abordamos en Antígona la voz nómos utilizada por la protagonista en los vv. 908 y 914 de su último discurso. Con ese término califica la razón de su proceder, según la cual nunca habría realizado un entierro por un hijo o un esposo muerto pues la gente sensata justificaría sólo la sepultura de su hermano ya que un esposo y un hijo podría volver a tener pero nunca un hermano, con su padre y madre muertos. Pese a su uso, observa Etxabe (2009: 61), tales palabras no han sido articuladas con un argumento legal. No obstante, a un estudio con tales propósitos pareciera poder objetarse el hecho de que el léxico jurídico implica ante todo generalidad, lo que entraría en contradicción con la particularidad y excepcionalidad que caracteriza aquello que Antígona califica como nómos. Revisamos entonces qué implica para Antígona el entierro de su hermano y luego abordamos el asunto desde los estudios más recientes sobre la legalidad griega. En un contexto histórico en el cual tiene lugar un ordenamiento del sistema jurídico, que implica un cambio de actitud con respecto a las leyes no escritas frecuentemente asociadas a Antígona, la expresión nómos de este pasaje requiere la integración del trabajo filológico y los estudios del derecho griego, de la familia y de las relaciones de género en la Atenas del siglo V a.C.

A 100MHz to 1GHz, 0.35V to 1.5V supply 256 x 64 SRAM mock using symmetrized 9T SRAM cell with controlled read

In this paper, we present Dynamic Voltage and Frequency Managed 256 x 64 SRAM block in 65nm technology, for frequency ranging from 100MHz to 1GHz. The total energy is minimized for any operating frequency in the above range and leakage energy is minimized during standby mode. Since noise margin of SRAM cell deteriorates at low voltages, we propose Static Noise Margin improvement circuitry, which symmetrizes the SRAM cell by controlling the body bias of pull down NMOS transistor. We used a 9T SRAM cell that isolates Read and Hold Noise Margin and has less leakage. We have implemented an efficient technique of pushing address decoder into zigzag-super-cut-off in stand-by mode without affecting its performance in active mode of operation. The Read Bit Line (RBL) voltage drop is controlled and pre-charge of bit lines is done only when needed for reducing power wastage.

A 100MHz to 1GHz, 0.35V to 1.5V Supply 256 x 64 SRAM Block Using Symmetrized 9T SRAM Cell with Controlled Read

In this paper, we present dynamic voltage and frequency Managed 256 x 64 SRAM block in 65 nm technology, for frequency ranging from 100 MHz to 1 GHz. The total energy is minimized for any operating frequency in the above range and leakage energy is minimized during standby mode. Since noise margin of SRAM cell deteriorates at low voltages, we propose static noise margin improvement circuitry, which symmetrizes the SRAM cell by controlling the body bias of pull down NMOS transistor. We used a 9T SRAM cell that isolates Read and hold noise margin and has less leakage. We have implemented an efficient technique of pushing address decoder into zigzag- super-cut-off in stand-by mode without affecting its performance in active mode of operation. The read bit line (RBL) voltage drop is controlled and pre-charge of bit lines is done only when needed for reducing power wastage.

Operand Isolation Circuits with Reduced Overhead for Low Power Data-Path Design

Dynamic power dissipation due to redundant switching is an important metric in data-path design. This paper focuses on the use of ingenious operand isolation circuits for low power design. Operand isolation attempts to reduce switching by clamping or latching the output of a first level of combinational circuit. This paper presents a novel method using power supply switching wherein both PMOS and NMOS stacks of a circuit are connected to the same power supply. Thus, the output gets clamped or latched to the power supply value with minimal leakage. The proposed circuits make use of only two transistors to clamp the entire Multiple Input Multiple Output (MIMO) block. Also, the latch-based designs have higher drive strength in comparison to the existing methods. Simulation results have shown considerable area reduction in comparison to the existing techniques without increasing timing overhead.

DLTS analysis of amphoteric interface defects in high-TiO2 MOS structures prepared by sol-gel spin-coating

High-kappa TiO2 thin films have been fabricated from a facile, combined sol-gel spin - coating technique on p and n type silicon substrate. XRD and Raman studies headed the existence of anatase phase of TiO2 with a small grain size of 18 nm. The refractive index `n' quantified from ellipsometry is 2.41. AFM studies suggest a high quality, pore free films with a fairly small surface roughness of 6 angstrom. The presence of Ti in its tetravalent state is confirmed by XPS analysis. The defect parameters observed at the interface of Si/TiO2 were studied by capacitance - voltage (C - V) and deep level transient spectroscopy (DLTS). The flat - band voltage (V-FB) and the density of slow interface states estimated are -0.9, -0.44 V and 5.24x10(10), 1.03x10(11) cm(-2); for the NMOS and PMOS capacitors, respectively. The activation energies, interface state densities and capture cross -sections measured by DLTS are E-V + 0.30, E-C - 0.21 eV; 8.73x10(11), 6.41x10(11) eV(-1) cm(-2) and 5.8x10(-23), 8.11x10(-23) cm(2) for the NMOS and PMOS structures, respectively. A low value of interface state density in both P-and N-MOS structures makes it a suitable alternate dielectric layer for CMOS applications. And also very low value of capture cross section for both the carriers due to the amphoteric nature of defect indicates that the traps are not aggressive recombination centers and possibly can not contribute to the device operation to a large extent. (C) 2015 Author(s).

Application of electron beams in thermal processing of semiconductor materials and devices

Rapid and effective thermal processing methods using electron beams are described in this paper. Heating times ranging from a fraction of a second to several seconds and temperatures up to 1400°C are attainable. Applications such as the annealing of ion implanted material, both without significant dopant diffusion and with highly controlled diffusion of impurities, are described. The technique has been used successfully to activate source/drain regions for fine geometry NMOS transistors. It is shown that electron beams can produce localised heating of semiconductor substrates and a resolution of approximately 1 μm has been achieved. Electron beam heating has been applied to improving the crystalline quality of silicon-on sapphire used in CMOS device fabrication. Silicon layers with defect levels approaching bulk material have been obtained. Finally, the combination of isothermal and selective annealing is shown to have application in recrystallisation of polysilicon films on an insulating layer. The approach provides the opportunity of producing a silicon-on-insulator substrate with improved crystalline quality compared to silicon-on-sapphire at a potentially lower cost. It is suggested that rapid heating methods are expected to provide a real alternative to conventional furnace processing of semiconductor devices in the development of fabrication technology. © 1984 Benn electronics Publications Ltd, Luton.