Reingeniería en cableadora para la fabricación de conductores eléctricos

Tesis (Maestro en Ciencias de la Administración con Especialidad en Producción y Calidad) U.A.N.L - 2005

Comportamiento de alambres de una aleación de aluminio 5154A durante la deformación en frío

Los procesos en los que se involucra la deformación plástica en la industria de los metales son usados para la fabricación en masa de productos. Una de las metas mas ambiciosas de la industria es la de validar la teoría de la deformación de los materiales con el objetivo de controlar los factores que afectan el comportamiento del material sometido a deformación para asegurar sus propiedades mecánicas, para implementar los mas eficientes métodos de producción y sobre todo, para obtener productos de alta calidad. Por todo esto, la presente investigación es una aproximación experimental que busca describir el comportamiento de un alambrón de sección circular de aluminio 5154A sometida a deformación en frío hasta obtener una cinta. Las características y propiedades deseadas de dicha cinta incluyen las dimensiones 0.381mm de espesor y 9.54mm de ancho; una resistencia mecánica entre 260-300 MPa y un valor mínimo de deformación de 7.8%. La aplicación final de la cinta será la de blindaje de cables eléctricos. El proceso de laminación se llevó a cabo sobre dos alambrones de diferente diámetro inicial. Se usó un molino dúo en ambos casos. Para el alambrón de 9.5mm de diámetro inicial, se realizaron 9 pases hasta obtener una cinta de 0.38mm de espesor con recocidos parciales intercalados entre los pases de laminación. Para el alambre de 5.12mm de diámetro se realizó una serie de cinco pases para obtener la cinta. El recocido de la cinta final se hizo hasta después del último pase de laminación. Se estudió la velocidad de giro de los molinos durante el proceso de laminación. Esta variable tuvo una influencia casi nula en el comportamiento de deformación aunque al mismo tiempo fue posible determinar un valor máximo sugerido para evitar el agrietamiento del alambre a deformar, esto es, una velocidad de 0.20 m/s. El análisis de la evolución microestructural se realizó por microscopía óptica con la cual se pudo evidenciar el cambio en la morfología de los granos debido a la deformación. Los ensayos de tensión se usaron para determinar las propiedades mecánicas; éstos se hicieron para el conjunto de muestras obtenidas de la laminación tanto del alambrón de 9.5 mm de diámetro como en el de 5.12mm. Las propiedades finales de la cinta dependen principalmente del tiempo de recocido. En menor medida, el orden en que se intercalaron los recocidos parciales, también tuvo afectación en las propiedades finales. La técnica de difracción de electrones retrodispersados se usó para el análisis de la textura del material sometido a diferentes porcentajes de reducción, es decir, 14, 34 y 58 %. Con esta deformación no fue posible determinar si existe una orientación que se pueda considerar preferencial. Sin embargo, fue posible identificar la presencia de las componentes que forman la fibra b, las cuales son las componentes Cúbica, Cobre, Goss, Latón y S. La intensidad de dichas componentes se ve afectada por el grado de deformación.

Codificación y transmisión de datos.

Resumen basado en el de la publicación

Codificació i transmissió de dades : emmagatzemament i recuperació de dades. 'Codificación y transmisión de datos : almacenamiento y recuperación de datos'.

Resumen basado en el de la publicación

Electrical ageing studies of polymeric insulation for power cables (estudo do envelhecimento eléctrico do isolante polimérico de cabos eléctricos

Dissertação apresentada para obtenção do Grau de Doutor em Engenharia Física - Física Aplicada pela Universidade Nova de Lisboa, Faculdade de Ciências e Tecnologia

Economías de escala y complentación industrial en la fabricación de boquillas de inyectores y alternadores eléctricos

Documento Informativo, No 27

Circuitos eléctricos : una aproximación a la problemática de la enseñanza de las Ciencias Naturales en la EGB.

Buscar modos de mejorar la manera de enseñar, situado en el marco experimental de la labor cotidiana en la propia clase. Comprobar las posibilidades y limitaciones: de experiencias sencillas, distinguiendo materiales conductores y aislantes e identificarlos en aparatos e instalaciones eléctricas de uso corriente; de esquemas sencillos en los que aparezcan los símbolos mas usuales, realizando algunos montajes eléctricos y a la inversa; utilizar pilas, bombillas, amperímetros y voltímetros, distinguiendo entre circuito en serie y en paralelo. Analizar los aspectos psicopedagógicos del aprendizaje más relevantes en el proceso de construcción del pensamiento científico de los niños. Escuela unitaria rural: participaron 12 alumnos (4 pertenecientes al ciclo medio y 8 al ciclo superior). Escuela de centro completo: 28 niños de cuarto curso. Consta de cinco experiencias relativas todas ellas al aprendizaje de los circuitos eléctricos. En primer lugar, el profesor introduce el tema diciendo: 'vamos a investigar cosas de la electricidad'. Posteriormente se pone a disposición de los niños material de uso común, como cables, bombillas de linterna, casquillos, pilas de petaca, chinchetas y tablas para insertar los casquillos. Por último, se les plantea los siguientes interrogantes para que los respondan mediante un proceso de experimentación-descubrimiento: ¿Cómo conectar una bombilla para que luzca?, ¿pasa la corriente eléctrica por todos los materiales?, ¿por dónde va el circuito?, ¿de qué manera se pueden conectar varias bombillas para que luzcan a la vez?, ¿de qué depende la resistencia de un conductor? La experiencia tuvo una duración de dos meses y medio. Los niños se agrupaban de dos en dos. El análisis de los diálogos de los niños y sus respuestas a las preguntas realizadas se llevó a cabo. Aspectos psicopedagógicos: 1. Las características del pensamiento de los niños de ciclo medio y ciclo superior se ajustan, en el terreno de los circuitos eléctricos, a las características generales del pensamiento infantil: hay una graduación desde el ciclo medio hasta el último curso del ciclo superior en separar las percepciones directas de lo que se puede inferir de la realidad; los alumnos son capaces de llegar a las siguientes conclusiones: la electricidad sale de la pila, la electricidad va por los cables y el camino debe estar cerrado. Respecto a distinguir materiales conductores de los aislantes, todos los niños se quedan en la simple percepción. 2. Se observa en los niños una progresión desde la centración (un solo rasgo) frente a descentración (análisis perceptivo de toda la situación). 3. Los niños, ya desde el ciclo medio, empiezan a realizar compensaciones. Consecución de los objetivos: se considera el resultado del trabajo realizado por los alumnos como satisfactorio, en cuanto a actitudes y hábitos pero los conocimientos no han sido memorizados. Es conveniente que los contenidos sobre los que versa el aprendizaje se repitan de forma cíclica a lo largo de toda la EGB.

Side-Channel Attack Protection Techniques in FPGA Systems using Enhanced Dual-Rail Solutions

Esta tesis doctoral se centra principalmente en técnicas de ataque y contramedidas relacionadas con ataques de canal lateral (SCA por sus siglas en inglés), que han sido propuestas dentro del campo de investigación académica desde hace 17 años. Las investigaciones relacionadas han experimentado un notable crecimiento en las últimas décadas, mientras que los diseños enfocados en la protección sólida y eficaz contra dichos ataques aún se mantienen como un tema de investigación abierto, en el que se necesitan iniciativas más confiables para la protección de la información persona de empresa y de datos nacionales. El primer uso documentado de codificación secreta se remonta a alrededor de 1700 B.C., cuando los jeroglíficos del antiguo Egipto eran descritos en las inscripciones. La seguridad de la información siempre ha supuesto un factor clave en la transmisión de datos relacionados con inteligencia diplomática o militar. Debido a la evolución rápida de las técnicas modernas de comunicación, soluciones de cifrado se incorporaron por primera vez para garantizar la seguridad, integridad y confidencialidad de los contextos de transmisión a través de cables sin seguridad o medios inalámbricos. Debido a las restricciones de potencia de cálculo antes de la era del ordenador, la técnica de cifrado simple era un método más que suficiente para ocultar la información. Sin embargo, algunas vulnerabilidades algorítmicas pueden ser explotadas para restaurar la regla de codificación sin mucho esfuerzo. Esto ha motivado nuevas investigaciones en el área de la criptografía, con el fin de proteger el sistema de información ante sofisticados algoritmos. Con la invención de los ordenadores se ha acelerado en gran medida la implementación de criptografía segura, que ofrece resistencia eficiente encaminada a obtener mayores capacidades de computación altamente reforzadas. Igualmente, sofisticados cripto-análisis han impulsado las tecnologías de computación. Hoy en día, el mundo de la información ha estado involucrado con el campo de la criptografía, enfocada a proteger cualquier campo a través de diversas soluciones de cifrado. Estos enfoques se han fortalecido debido a la unificación optimizada de teorías matemáticas modernas y prácticas eficaces de hardware, siendo posible su implementación en varias plataformas (microprocesador, ASIC, FPGA, etc.). Las necesidades y requisitos de seguridad en la industria son las principales métricas de conducción en el diseño electrónico, con el objetivo de promover la fabricación de productos de gran alcance sin sacrificar la seguridad de los clientes. Sin embargo, una vulnerabilidad en la implementación práctica encontrada por el Prof. Paul Kocher, et al en 1996 implica que un circuito digital es inherentemente vulnerable a un ataque no convencional, lo cual fue nombrado posteriormente como ataque de canal lateral, debido a su fuente de análisis. Sin embargo, algunas críticas sobre los algoritmos criptográficos teóricamente seguros surgieron casi inmediatamente después de este descubrimiento. En este sentido, los circuitos digitales consisten típicamente en un gran número de celdas lógicas fundamentales (como MOS - Metal Oxide Semiconductor), construido sobre un sustrato de silicio durante la fabricación. La lógica de los circuitos se realiza en función de las innumerables conmutaciones de estas células. Este mecanismo provoca inevitablemente cierta emanación física especial que puede ser medida y correlacionada con el comportamiento interno del circuito. SCA se puede utilizar para revelar datos confidenciales (por ejemplo, la criptografía de claves), analizar la arquitectura lógica, el tiempo e incluso inyectar fallos malintencionados a los circuitos que se implementan en sistemas embebidos, como FPGAs, ASICs, o tarjetas inteligentes. Mediante el uso de la comparación de correlación entre la cantidad de fuga estimada y las fugas medidas de forma real, información confidencial puede ser reconstruida en mucho menos tiempo y computación. Para ser precisos, SCA básicamente cubre una amplia gama de tipos de ataques, como los análisis de consumo de energía y radiación ElectroMagnética (EM). Ambos se basan en análisis estadístico y, por lo tanto, requieren numerosas muestras. Los algoritmos de cifrado no están intrínsecamente preparados para ser resistentes ante SCA. Es por ello que se hace necesario durante la implementación de circuitos integrar medidas que permitan camuflar las fugas a través de "canales laterales". Las medidas contra SCA están evolucionando junto con el desarrollo de nuevas técnicas de ataque, así como la continua mejora de los dispositivos electrónicos. Las características físicas requieren contramedidas sobre la capa física, que generalmente se pueden clasificar en soluciones intrínsecas y extrínsecas. Contramedidas extrínsecas se ejecutan para confundir la fuente de ataque mediante la integración de ruido o mala alineación de la actividad interna. Comparativamente, las contramedidas intrínsecas están integradas en el propio algoritmo, para modificar la aplicación con el fin de minimizar las fugas medibles, o incluso hacer que dichas fugas no puedan ser medibles. Ocultación y Enmascaramiento son dos técnicas típicas incluidas en esta categoría. Concretamente, el enmascaramiento se aplica a nivel algorítmico, para alterar los datos intermedios sensibles con una máscara de manera reversible. A diferencia del enmascaramiento lineal, las operaciones no lineales que ampliamente existen en criptografías modernas son difíciles de enmascarar. Dicho método de ocultación, que ha sido verificado como una solución efectiva, comprende principalmente la codificación en doble carril, que está ideado especialmente para aplanar o eliminar la fuga dependiente de dato en potencia o en EM. En esta tesis doctoral, además de la descripción de las metodologías de ataque, se han dedicado grandes esfuerzos sobre la estructura del prototipo de la lógica propuesta, con el fin de realizar investigaciones enfocadas a la seguridad sobre contramedidas de arquitectura a nivel lógico. Una característica de SCA reside en el formato de las fuentes de fugas. Un típico ataque de canal lateral se refiere al análisis basado en la potencia, donde la capacidad fundamental del transistor MOS y otras capacidades parásitas son las fuentes esenciales de fugas. Por lo tanto, una lógica robusta resistente a SCA debe eliminar o mitigar las fugas de estas micro-unidades, como las puertas lógicas básicas, los puertos I/O y las rutas. Las herramientas EDA proporcionadas por los vendedores manipulan la lógica desde un nivel más alto, en lugar de realizarlo desde el nivel de puerta, donde las fugas de canal lateral se manifiestan. Por lo tanto, las implementaciones clásicas apenas satisfacen estas necesidades e inevitablemente atrofian el prototipo. Por todo ello, la implementación de un esquema de diseño personalizado y flexible ha de ser tomado en cuenta. En esta tesis se presenta el diseño y la implementación de una lógica innovadora para contrarrestar SCA, en la que se abordan 3 aspectos fundamentales: I. Se basa en ocultar la estrategia sobre el circuito en doble carril a nivel de puerta para obtener dinámicamente el equilibrio de las fugas en las capas inferiores; II. Esta lógica explota las características de la arquitectura de las FPGAs, para reducir al mínimo el gasto de recursos en la implementación; III. Se apoya en un conjunto de herramientas asistentes personalizadas, incorporadas al flujo genérico de diseño sobre FPGAs, con el fin de manipular los circuitos de forma automática. El kit de herramientas de diseño automático es compatible con la lógica de doble carril propuesta, para facilitar la aplicación práctica sobre la familia de FPGA del fabricante Xilinx. En este sentido, la metodología y las herramientas son flexibles para ser extendido a una amplia gama de aplicaciones en las que se desean obtener restricciones mucho más rígidas y sofisticadas a nivel de puerta o rutado. En esta tesis se realiza un gran esfuerzo para facilitar el proceso de implementación y reparación de lógica de doble carril genérica. La viabilidad de las soluciones propuestas es validada mediante la selección de algoritmos criptográficos ampliamente utilizados, y su evaluación exhaustiva en comparación con soluciones anteriores. Todas las propuestas están respaldadas eficazmente a través de ataques experimentales con el fin de validar las ventajas de seguridad del sistema. El presente trabajo de investigación tiene la intención de cerrar la brecha entre las barreras de implementación y la aplicación efectiva de lógica de doble carril. En esencia, a lo largo de esta tesis se describirá un conjunto de herramientas de implementación para FPGAs que se han desarrollado para trabajar junto con el flujo de diseño genérico de las mismas, con el fin de lograr crear de forma innovadora la lógica de doble carril. Un nuevo enfoque en el ámbito de la seguridad en el cifrado se propone para obtener personalización, automatización y flexibilidad en el prototipo de circuito de bajo nivel con granularidad fina. Las principales contribuciones del presente trabajo de investigación se resumen brevemente a continuación: Lógica de Precharge Absorbed-DPL logic: El uso de la conversión de netlist para reservar LUTs libres para ejecutar la señal de precharge y Ex en una lógica DPL. Posicionamiento entrelazado Row-crossed con pares idénticos de rutado en redes de doble carril, lo que ayuda a aumentar la resistencia frente a la medición EM selectiva y mitigar los impactos de las variaciones de proceso. Ejecución personalizada y herramientas de conversión automática para la generación de redes idénticas para la lógica de doble carril propuesta. (a) Para detectar y reparar conflictos en las conexiones; (b) Detectar y reparar las rutas asimétricas. (c) Para ser utilizado en otras lógicas donde se requiere un control estricto de las interconexiones en aplicaciones basadas en Xilinx. Plataforma CPA de pruebas personalizadas para el análisis de EM y potencia, incluyendo la construcción de dicha plataforma, el método de medición y análisis de los ataques. Análisis de tiempos para cuantificar los niveles de seguridad. División de Seguridad en la conversión parcial de un sistema de cifrado complejo para reducir los costes de la protección. Prueba de concepto de un sistema de calefacción auto-adaptativo para mitigar los impactos eléctricos debido a la variación del proceso de silicio de manera dinámica. La presente tesis doctoral se encuentra organizada tal y como se detalla a continuación: En el capítulo 1 se abordan los fundamentos de los ataques de canal lateral, que abarca desde conceptos básicos de teoría de modelos de análisis, además de la implementación de la plataforma y la ejecución de los ataques. En el capítulo 2 se incluyen las estrategias de resistencia SCA contra los ataques de potencia diferencial y de EM. Además de ello, en este capítulo se propone una lógica en doble carril compacta y segura como contribución de gran relevancia, así como también se presentará la transformación lógica basada en un diseño a nivel de puerta. Por otra parte, en el Capítulo 3 se abordan los desafíos relacionados con la implementación de lógica en doble carril genérica. Así mismo, se describirá un flujo de diseño personalizado para resolver los problemas de aplicación junto con una herramienta de desarrollo automático de aplicaciones propuesta, para mitigar las barreras de diseño y facilitar los procesos. En el capítulo 4 se describe de forma detallada la elaboración e implementación de las herramientas propuestas. Por otra parte, la verificación y validaciones de seguridad de la lógica propuesta, así como un sofisticado experimento de verificación de la seguridad del rutado, se describen en el capítulo 5. Por último, un resumen de las conclusiones de la tesis y las perspectivas como líneas futuras se incluyen en el capítulo 6. Con el fin de profundizar en el contenido de la tesis doctoral, cada capítulo se describe de forma más detallada a continuación: En el capítulo 1 se introduce plataforma de implementación hardware además las teorías básicas de ataque de canal lateral, y contiene principalmente: (a) La arquitectura genérica y las características de la FPGA a utilizar, en particular la Xilinx Virtex-5; (b) El algoritmo de cifrado seleccionado (un módulo comercial Advanced Encryption Standard (AES)); (c) Los elementos esenciales de los métodos de canal lateral, que permiten revelar las fugas de disipación correlacionadas con los comportamientos internos; y el método para recuperar esta relación entre las fluctuaciones físicas en los rastros de canal lateral y los datos internos procesados; (d) Las configuraciones de las plataformas de pruebas de potencia / EM abarcadas dentro de la presente tesis. El contenido de esta tesis se amplia y profundiza a partir del capítulo 2, en el cual se abordan varios aspectos claves. En primer lugar, el principio de protección de la compensación dinámica de la lógica genérica de precarga de doble carril (Dual-rail Precharge Logic-DPL) se explica mediante la descripción de los elementos compensados a nivel de puerta. En segundo lugar, la lógica PA-DPL es propuesta como aportación original, detallando el protocolo de la lógica y un caso de aplicación. En tercer lugar, dos flujos de diseño personalizados se muestran para realizar la conversión de doble carril. Junto con ello, se aclaran las definiciones técnicas relacionadas con la manipulación por encima de la netlist a nivel de LUT. Finalmente, una breve discusión sobre el proceso global se aborda en la parte final del capítulo. El Capítulo 3 estudia los principales retos durante la implementación de DPLs en FPGAs. El nivel de seguridad de las soluciones de resistencia a SCA encontradas en el estado del arte se ha degenerado debido a las barreras de implantación a través de herramientas EDA convencionales. En el escenario de la arquitectura FPGA estudiada, se discuten los problemas de los formatos de doble carril, impactos parásitos, sesgo tecnológico y la viabilidad de implementación. De acuerdo con estas elaboraciones, se plantean dos problemas: Cómo implementar la lógica propuesta sin penalizar los niveles de seguridad, y cómo manipular un gran número de celdas y automatizar el proceso. El PA-DPL propuesto en el capítulo 2 se valida con una serie de iniciativas, desde características estructurales como doble carril entrelazado o redes de rutado clonadas, hasta los métodos de aplicación tales como las herramientas de personalización y automatización de EDA. Por otra parte, un sistema de calefacción auto-adaptativo es representado y aplicado a una lógica de doble núcleo, con el fin de ajustar alternativamente la temperatura local para equilibrar los impactos negativos de la variación del proceso durante la operación en tiempo real. El capítulo 4 se centra en los detalles de la implementación del kit de herramientas. Desarrollado sobre una API third-party, el kit de herramientas personalizado es capaz de manipular los elementos de la lógica de circuito post P&R ncd (una versión binaria ilegible del xdl) convertido al formato XDL Xilinx. El mecanismo y razón de ser del conjunto de instrumentos propuestos son cuidadosamente descritos, que cubre la detección de enrutamiento y los enfoques para la reparación. El conjunto de herramientas desarrollado tiene como objetivo lograr redes de enrutamiento estrictamente idénticos para la lógica de doble carril, tanto para posicionamiento separado como para el entrelazado. Este capítulo particularmente especifica las bases técnicas para apoyar las implementaciones en los dispositivos de Xilinx y su flexibilidad para ser utilizado sobre otras aplicaciones. El capítulo 5 se enfoca en la aplicación de los casos de estudio para la validación de los grados de seguridad de la lógica propuesta. Se discuten los problemas técnicos detallados durante la ejecución y algunas nuevas técnicas de implementación. (a) Se discute el impacto en el proceso de posicionamiento de la lógica utilizando el kit de herramientas propuesto. Diferentes esquemas de implementación, tomando en cuenta la optimización global en seguridad y coste, se verifican con los experimentos con el fin de encontrar los planes de posicionamiento y reparación optimizados; (b) las validaciones de seguridad se realizan con los métodos de correlación y análisis de tiempo; (c) Una táctica asintótica se aplica a un núcleo AES sobre BCDL estructurado para validar de forma sofisticada el impacto de enrutamiento sobre métricas de seguridad; (d) Los resultados preliminares utilizando el sistema de calefacción auto-adaptativa sobre la variación del proceso son mostrados; (e) Se introduce una aplicación práctica de las herramientas para un diseño de cifrado completa. Capítulo 6 incluye el resumen general del trabajo presentado dentro de esta tesis doctoral. Por último, una breve perspectiva del trabajo futuro se expone, lo que puede ampliar el potencial de utilización de las contribuciones de esta tesis a un alcance más allá de los dominios de la criptografía en FPGAs. ABSTRACT This PhD thesis mainly concentrates on countermeasure techniques related to the Side Channel Attack (SCA), which has been put forward to academic exploitations since 17 years ago. The related research has seen a remarkable growth in the past decades, while the design of solid and efficient protection still curiously remain as an open research topic where more reliable initiatives are required for personal information privacy, enterprise and national data protections. The earliest documented usage of secret code can be traced back to around 1700 B.C., when the hieroglyphs in ancient Egypt are scribed in inscriptions. Information security always gained serious attention from diplomatic or military intelligence transmission. Due to the rapid evolvement of modern communication technique, crypto solution was first incorporated by electronic signal to ensure the confidentiality, integrity, availability, authenticity and non-repudiation of the transmitted contexts over unsecure cable or wireless channels. Restricted to the computation power before computer era, simple encryption tricks were practically sufficient to conceal information. However, algorithmic vulnerabilities can be excavated to restore the encoding rules with affordable efforts. This fact motivated the development of modern cryptography, aiming at guarding information system by complex and advanced algorithms. The appearance of computers has greatly pushed forward the invention of robust cryptographies, which efficiently offers resistance relying on highly strengthened computing capabilities. Likewise, advanced cryptanalysis has greatly driven the computing technologies in turn. Nowadays, the information world has been involved into a crypto world, protecting any fields by pervasive crypto solutions. These approaches are strong because of the optimized mergence between modern mathematical theories and effective hardware practices, being capable of implement crypto theories into various platforms (microprocessor, ASIC, FPGA, etc). Security needs from industries are actually the major driving metrics in electronic design, aiming at promoting the construction of systems with high performance without sacrificing security. Yet a vulnerability in practical implementation found by Prof. Paul Kocher, et al in 1996 implies that modern digital circuits are inherently vulnerable to an unconventional attack approach, which was named as side-channel attack since then from its analysis source. Critical suspicions to theoretically sound modern crypto algorithms surfaced almost immediately after this discovery. To be specifically, digital circuits typically consist of a great number of essential logic elements (as MOS - Metal Oxide Semiconductor), built upon a silicon substrate during the fabrication. Circuit logic is realized relying on the countless switch actions of these cells. This mechanism inevitably results in featured physical emanation that can be properly measured and correlated with internal circuit behaviors. SCAs can be used to reveal the confidential data (e.g. crypto-key), analyze the logic architecture, timing and even inject malicious faults to the circuits that are implemented in hardware system, like FPGA, ASIC, smart Card. Using various comparison solutions between the predicted leakage quantity and the measured leakage, secrets can be reconstructed at much less expense of time and computation. To be precisely, SCA basically encloses a wide range of attack types, typically as the analyses of power consumption or electromagnetic (EM) radiation. Both of them rely on statistical analyses, and hence require a number of samples. The crypto algorithms are not intrinsically fortified with SCA-resistance. Because of the severity, much attention has to be taken into the implementation so as to assemble countermeasures to camouflage the leakages via "side channels". Countermeasures against SCA are evolving along with the development of attack techniques. The physical characteristics requires countermeasures over physical layer, which can be generally classified into intrinsic and extrinsic vectors. Extrinsic countermeasures are executed to confuse the attacker by integrating noise, misalignment to the intra activities. Comparatively, intrinsic countermeasures are built into the algorithm itself, to modify the implementation for minimizing the measurable leakage, or making them not sensitive any more. Hiding and Masking are two typical techniques in this category. Concretely, masking applies to the algorithmic level, to alter the sensitive intermediate values with a mask in reversible ways. Unlike the linear masking, non-linear operations that widely exist in modern cryptographies are difficult to be masked. Approved to be an effective counter solution, hiding method mainly mentions dual-rail logic, which is specially devised for flattening or removing the data-dependent leakage in power or EM signatures. In this thesis, apart from the context describing the attack methodologies, efforts have also been dedicated to logic prototype, to mount extensive security investigations to countermeasures on logic-level. A characteristic of SCA resides on the format of leak sources. Typical side-channel attack concerns the power based analysis, where the fundamental capacitance from MOS transistors and other parasitic capacitances are the essential leak sources. Hence, a robust SCA-resistant logic must eliminate or mitigate the leakages from these micro units, such as basic logic gates, I/O ports and routings. The vendor provided EDA tools manipulate the logic from a higher behavioral-level, rather than the lower gate-level where side-channel leakage is generated. So, the classical implementations barely satisfy these needs and inevitably stunt the prototype. In this case, a customized and flexible design scheme is appealing to be devised. This thesis profiles an innovative logic style to counter SCA, which mainly addresses three major aspects: I. The proposed logic is based on the hiding strategy over gate-level dual-rail style to dynamically overbalance side-channel leakage from lower circuit layer; II. This logic exploits architectural features of modern FPGAs, to minimize the implementation expenses; III. It is supported by a set of assistant custom tools, incorporated by the generic FPGA design flow, to have circuit manipulations in an automatic manner. The automatic design toolkit supports the proposed dual-rail logic, facilitating the practical implementation on Xilinx FPGA families. While the methodologies and the tools are flexible to be expanded to a wide range of applications where rigid and sophisticated gate- or routing- constraints are desired. In this thesis a great effort is done to streamline the implementation workflow of generic dual-rail logic. The feasibility of the proposed solutions is validated by selected and widely used crypto algorithm, for thorough and fair evaluation w.r.t. prior solutions. All the proposals are effectively verified by security experiments. The presented research work attempts to solve the implementation troubles. The essence that will be formalized along this thesis is that a customized execution toolkit for modern FPGA systems is developed to work together with the generic FPGA design flow for creating innovative dual-rail logic. A method in crypto security area is constructed to obtain customization, automation and flexibility in low-level circuit prototype with fine-granularity in intractable routings. Main contributions of the presented work are summarized next: Precharge Absorbed-DPL logic: Using the netlist conversion to reserve free LUT inputs to execute the Precharge and Ex signal in a dual-rail logic style. A row-crossed interleaved placement method with identical routing pairs in dual-rail networks, which helps to increase the resistance against selective EM measurement and mitigate the impacts from process variations. Customized execution and automatic transformation tools for producing identical networks for the proposed dual-rail logic. (a) To detect and repair the conflict nets; (b) To detect and repair the asymmetric nets. (c) To be used in other logics where strict network control is required in Xilinx scenario. Customized correlation analysis testbed for EM and power attacks, including the platform construction, measurement method and attack analysis. A timing analysis based method for quantifying the security grades. A methodology of security partitions of complex crypto systems for reducing the protection cost. A proof-of-concept self-adaptive heating system to mitigate electrical impacts over process variations in dynamic dual-rail compensation manner. The thesis chapters are organized as follows: Chapter 1 discusses the side-channel attack fundamentals, which covers from theoretic basics to analysis models, and further to platform setup and attack execution. Chapter 2 centers to SCA-resistant strategies against generic power and EM attacks. In this chapter, a major contribution, a compact and secure dual-rail logic style, will be originally proposed. The logic transformation based on bottom-layer design will be presented. Chapter 3 is scheduled to elaborate the implementation challenges of generic dual-rail styles. A customized design flow to solve the implementation problems will be described along with a self-developed automatic implementation toolkit, for mitigating the design barriers and facilitating the processes. Chapter 4 will originally elaborate the tool specifics and construction details. The implementation case studies and security validations for the proposed logic style, as well as a sophisticated routing verification experiment, will be described in Chapter 5. Finally, a summary of thesis conclusions and perspectives for future work are included in Chapter 5. To better exhibit the thesis contents, each chapter is further described next: Chapter 1 provides the introduction of hardware implementation testbed and side-channel attack fundamentals, and mainly contains: (a) The FPGA generic architecture and device features, particularly of Virtex-5 FPGA; (b) The selected crypto algorithm - a commercially and extensively used Advanced Encryption Standard (AES) module - is detailed; (c) The essentials of Side-Channel methods are profiled. It reveals the correlated dissipation leakage to the internal behaviors, and the method to recover this relationship between the physical fluctuations in side-channel traces and the intra processed data; (d) The setups of the power/EM testing platforms enclosed inside the thesis work are given. The content of this thesis is expanded and deepened from chapter 2, which is divided into several aspects. First, the protection principle of dynamic compensation of the generic dual-rail precharge logic is explained by describing the compensated gate-level elements. Second, the novel DPL is originally proposed by detailing the logic protocol and an implementation case study. Third, a couple of custom workflows are shown next for realizing the rail conversion. Meanwhile, the technical definitions that are about to be manipulated above LUT-level netlist are clarified. A brief discussion about the batched process is given in the final part. Chapter 3 studies the implementation challenges of DPLs in FPGAs. The security level of state-of-the-art SCA-resistant solutions are decreased due to the implementation barriers using conventional EDA tools. In the studied FPGA scenario, problems are discussed from dual-rail format, parasitic impact, technological bias and implementation feasibility. According to these elaborations, two problems arise: How to implement the proposed logic without crippling the security level; and How to manipulate a large number of cells and automate the transformation. The proposed PA-DPL in chapter 2 is legalized with a series of initiatives, from structures to implementation methods. Furthermore, a self-adaptive heating system is depicted and implemented to a dual-core logic, assumed to alternatively adjust local temperature for balancing the negative impacts from silicon technological biases on real-time. Chapter 4 centers to the toolkit system. Built upon a third-party Application Program Interface (API) library, the customized toolkit is able to manipulate the logic elements from post P&R circuit (an unreadable binary version of the xdl one) converted to Xilinx xdl format. The mechanism and rationale of the proposed toolkit are carefully convoyed, covering the routing detection and repairing approaches. The developed toolkit aims to achieve very strictly identical routing networks for dual-rail logic both for separate and interleaved placement. This chapter particularly specifies the technical essentials to support the implementations in Xilinx devices and the flexibility to be expanded to other applications. Chapter 5 focuses on the implementation of the case studies for validating the security grades of the proposed logic style from the proposed toolkit. Comprehensive implementation techniques are discussed. (a) The placement impacts using the proposed toolkit are discussed. Different execution schemes, considering the global optimization in security and cost, are verified with experiments so as to find the optimized placement and repair schemes; (b) Security validations are realized with correlation, timing methods; (c) A systematic method is applied to a BCDL structured module to validate the routing impact over security metric; (d) The preliminary results using the self-adaptive heating system over process variation is given; (e) A practical implementation of the proposed toolkit to a large design is introduced. Chapter 6 includes the general summary of the complete work presented inside this thesis. Finally, a brief perspective for the future work is drawn which might expand the potential utilization of the thesis contributions to a wider range of implementation domains beyond cryptography on FPGAs.

Mechanical behavior of 2G REBCO HTS at 77 and 300 K

El gran esfuerzo realizado durante la última década con el fin de integrar los diferentes materiales superconductores en el campo de los sistemas eléctricos y en otras aplicaciones tecnológicas ha dado lugar a un campo de investigación amplio y prometedor. El comportamiento eléctrico de los Superconductores de Alta Temperatura (SAT) crítica (masivo y cintas) depende de diferentes parámetros desde su fabricación hasta la aplicación final con imanes o cables. Sin embargo, las aplicaciones prácticas de estos materiales están fuertemente vinculadas con su comportamiento mecánico tanto a temperatura ambiente (manipulación durante fabricación o instalación) como a temperaturas criogénicas (condiciones de servicio). En esta tesis se ha estudiado el comportamiento mecánico de materiales masivos y cintas de alta temperatura crítica a 300 y 77 K (utilizando nitrógeno líquido). Se han obtenido la resistencia en flexión, la tenacidad de fractura y la resistencia a tracción a la temperatura de servicio y a 300 K. Adicionalmente, se ha medido la dureza mediante el ensayo Vickers y nanoindentación. El módulo Young se midió mediante tres métodos diferentes: 1) nanoindentación, 2) ensayos de flexión en tres puntos y 3) resonancia vibracional mediante grindosonic. Para cada condición de ensayo, se han analizado detalladamente las superficies de fractura y los micromecanismos de fallo. Las propiedades mecánicas de los materiales se han comparado con el fin de entender la influencia de las técnicas de procesado y de las características microestructurales de los monocristales en su comportamiento mecánico. Se ha estudiado el comportamiento electromecánico de cintas comerciales superconductoras de YBCO mediante ensayos de tracción y fatiga a 77 y 300 K. El campo completo de deformaciones en la superficie del material se ha obtenido utilizando Correlación Digital de Imágenes (DIC, por sus siglas en inglés) a 300 K. Además, se realizaron ensayos de fragmentación in situ dentro de un microscopio electrónico con el fin de estudiar la fractura de la capa superconductora y determinar la resistencia a cortante de la intercara entre el substrato y la capa cerámica. Se ha conseguido ver el proceso de la fragmentación aplicando tensión axial y finalmente, se han implementado simulaciones mediante elementos finitos para reproducir la delaminación y el fenómeno de la fragmentación. Por último, se han preparado uniones soldadas entre las capas de cobre de dos cintas superconductoras. Se ha medido la resistencia eléctrica de las uniones con el fin de evaluar el metal de soldadura y el proceso. Asimismo, se ha llevado a cabo la caracterización mecánica de las uniones mediante ensayos "single lap shear" a 300 y 77 K. El efecto del campo magnético se ha estudiado aplicando campo externo hasta 1 T perpendicular o paralelo a la cinta-unión a la temperatura de servicio (77 K). Finalmente, la distribución de tensiones en cada una de las capas de la cinta se estudió mediante simulaciones de elementos finitos, teniendo en cuenta las capas de la cinta mecánicamente más representativas (Cu-Hastelloy-Cu) que influyen en su comportamiento mecánico. The strong effort that has been made in the last years to integrate the different superconducting materials in the field of electrical power systems and other technological applications led to a wide and promising research field. The electrical behavior of High Temperature Superconducting (HTS) materials (bulk and coated conductors) depends on different parameters since their processing until their final application as magnets or cables. However, practical applications of such materials are strongly related with their mechanical performance at room temperature (handling) as well as at cryogenic temperatures (service conditions). In this thesis, the mechanical behavior of HTS bulk and coated conductors was investigated at 300 and 77 K (by immersion in liquid nitrogen). The flexural strength, the fracture toughness and the tensile strength were obtained at service temperature as well as at 300 K. Furthermore, their hardness was determined by Vickers measurements and nanoindentation and the Young's modulus was measured by three different techniques: 1) nanoindentation, 2) three-point bending tests and 3) vibrational resonance with a grindosonic device. The fracture and deformation micromechanics have been also carefully analyzed for each testing condition. The comparison between the studied materials has been performed in order to understand the influence of the main sintering methods and the microstructural characteristics of the single grains on the macroscopic mechanical behavior. The electromechanical behavior of commercial YBCO coated conductors was studied. The mechanical behavior of the tapes was studied under tensile and fatigue tests at 77 and 300 K. The complete strain field on the surface of the sample was obtained by applying Digital Image Correlation (DIC) at 300 K. Addionally, in situ fragmentation tests inside a Scanning Electron Microscope (SEM) were carried out in order to study the fragmentation of the superconducting layer and determine the interfacial shear strength between substrate and ceramic layer. The fragmentation process upon loading of the YBCO layer has been observed and finally, Finite Element Simulations were employed to reproduce delamination and fragmentation phenomena. Finally, joints between the stabilizing Cu sides of two coated conductors have been prepared. The electrical resistivity of the joints was measured for the purpose of qualifying the soldering material and evaluating the soldering process. Additionally, mechanical characterization under single lap shear tests at 300 and 77 K has been carried out. The effect of the applied magnetic field has been studied by applying external magnetic field up to 1 T perpendicular and parallel to the tape-joint at service temperature (77 K). Finally, finite element simulations were employed to study the distribution of the stresses in earch layer, taking into account the three mechanically relevant layers of the coated conductor (Cu-Hastelloy-Cu) that affect its mechanical behavior

Fabricación de nanocontactos para células solares: invisibilidad y resonancias plasmónicas

Los dispositivos opto-electrónicos, tales como las células solares, las pantallas planas y los diodos LED (del inglés light emitting diodes), necesitan contactos eléctricos en la cara frontal por la que entra o sale la luz del dispositivo. Estos contactos causan pérdidas por reflexión y absorción de luz (sombra) y por resistencia eléctrica. En una primera aproximación estas pérdidas son contrapuestas, lo que mejora la sombra empeora la resistencia y viceversa. Hasta ahora esto se ha entendido como un compromiso inevitable que limita la eficiencia de conversión energética de los dispositivos opto-electrónicos: disminuir las pérdidas por resistencia eléctrica implica necesariamente aumentar las pérdidas ópticas por sombra. Esta tesis se ha encaminado a tratar de superar esta dificultad a través de la nanoestructuración de la malla de contacto frontal, con especial énfasis en el caso de las células solares de concentración. El objetivo es poder reducir simultáneamente las pérdidas por sombreado y resistencia en serie de la malla. Hemos encontrado, en base a experimentos, teoría y simulaciones, que para tamaños de linea pequeños, en el umbral del régimen de Rayleigh, pero no lo suficientemente pequeños como para que se den las resonancias plasmónicas más intensas (de tipo dipolar), los contactos hacen menos sombra de la que corresponde a su área geométrica. Se puede decir que los contactos se vuelven parcialmente invisibles. En una primera parte de introducción se ha presentado la influencia de la malla en las pérdidas por resistencia en serie producidas en la célula. Se ha analizado el peso de las distintas variables y se ha escogido la reducción del espaciado entre líneas como alternativa a desarrollar. Para no afectar a otras variables, se ha reducido acordemente la anchura de línea manteniendo el factor de sombra geométrico de las células estado del arte. Se ha calculado que para un caso ideal la ganancia puede ser de un 4% absoluto para mallas con líneas de anchura 400-600 nm distribuidas en periodos de 10-20 μm. Se ha visto como otros efectos eléctricos apuntan también a ese rango como óptimo...

Electronic scraps - Recovering of valuable materials from parallel wire cables

Every year, the number of discarded electro-electronic products is increasing. For this reason recycling is needed, to avoid wasting non-renewable natural resources. The objective of this work is to study the recycling of materials from parallel wire cable through Unit operations of mineral processing. Parallel wire cables are basically composed of polymer and copper. The following unit operations were tested: grinding, size classification, dense medium separation, electrostatic separation, scrubbing, panning, and elutriation. It was observed that the operations used obtained copper and PVC concentrates with a low degree of cross contamination. It was Concluded that total liberation of the materials was accomplished after grinding to less than 3 mm, using a cage mill. Separation using panning and elutriation presented the best results in terms of recovery and cross contamination. (C) 2007 Elsevier Ltd. All rights reserved.

Sistema de recomendação para condutores de veículos eléctricos

Tratando-se do próximo grande passo na evolução da indústria automóvel, os veículos eléctricos continuam a apresentar limitações de autonomia, associando-se a esta limitação tempos de carregamento muito alargados, poucos pontos de carregamento e redes eléctricas inteligentes muito embrionárias. Neste contexto exige-se aos condutores um planeamento muito rigoroso da utilização diária do veículo. Neste trabalho é apresentado um sistema de informação que pretende ajudar o condutor na utilização diária do seu veículo eléctrico, minimizando o problema da ansiedade de alcance através do controlo contínuo da autonomia do veículo e da apresentação atempada de informação relevante sobre os pontos de carregamento disponíveis no seu raio de alcance. Dado o sucesso dos sistemas de recomendação, no encaminhamento automático da informação desejada em diversos domínios, esse princípio pode ser aplicado ao problema em causa com o objectivo de maximizar a relevância da informação apresentada ao condutor, a qual deverá ser a estritamente necessária para ele tomar as suas decisões, devendo toda a restante ser filtrada.

O impacto energético e as emissões de CO2 dos veículos eléctricos em Portugal

Para a diminuição da dependência energética de Portugal face às importações de energia, a Estratégia Nacional para a Energia 2020 (ENE 2020) define uma aposta na produção de energia a partir de fontes renováveis, na promoção da eficiência energética tanto nos edifícios como nos transportes com vista a reduzir as emissões de gases com efeito de estufa. No campo da eficiência energética, o ENE 2020 pretende obter uma poupança energética de 9,8% face a valores de 2008, traduzindo-se em perto de 1800 milhões de tep já em 2015. Uma das medidas passa pela aposta na mobilidade eléctrica, onde se prevê que os veículos eléctricos possam contribuir significativamente para a redução do consumo de combustível e por conseguinte, para a redução das emissões de CO2 para a atmosfera. No entanto, esta redução está condicionada pelas fontes de energia utilizadas para o abastecimento das baterias. Neste estudo foram determinados os consumos de combustível e as emissões de CO2 de um veículo de combustão interna adimensional representativo do parque automóvel. É também estimada a previsão de crescimento do parque automóvel num cenário "Business-as-Usual", através dos métodos de previsão tecnológica para o horizonte 2010-2030, bem como cenários de penetração de veículos eléctricos para o mesmo período com base no método de Fisher- Pry. É ainda analisado o impacto que a introdução dos veículos eléctricos tem ao nível dos consumos de combustível, das emissões de dióxido de carbono e qual o impacto que tal medida terá na rede eléctrica, nomeadamente no diagrama de carga e no nível de emissões de CO2 do Sistema Electroprodutor Nacional. Por fim, é avaliado o impacto dos veículos eléctricos no diagrama de carga diário português, com base em vários perfis de carga das baterias. A introdução de veículos eléctricos em Portugal terá pouca expressão dado que, no melhor dos cenários haverão somente cerca de 85 mil unidades em circulação, no ano de 2030. Ao nível do consumo de combustíveis rodoviários, os veículos eléctricos poderão vir a reduzir o consumo de gasolina até 0,52% e até 0,27% no consumo de diesel, entre 2010 e 2030, contribuindo ligeiramente uma menor dependência energética externa. Ao nível do consumo eléctrico, o abastecimento das baterias dos veículos eléctricos representará até 0,5% do consumo eléctrico total, sendo que parte desse abastecimento será garantido através de centrais de ciclo combinado a gás natural. Apesar da maior utilização deste tipo de centrais térmicas para produção de energia, tanto para abastecimento das viaturas eléctricas, como para o consumo em geral, verifica-se que em 2030, o nível de emissões do sistema electroprodutor será cerca de 46% inferior aos níveis registados em 2010, prevendo-se que atinja as 0,163gCO2/kWh produzido pelo Sistema Electroprodutor Nacional devido à maior quota de produção das fontes de energia renovável, como o vento, a hídrica ou a solar.

Impacto da integração dos veículos eléctricos nos edifícios multi-habitacionais, nas redes de distribuição de baixa tensão e no diagrama de carga nacional

Associado à escassez dos combustíveis fósseis e ao desejado controlo de emissões nocivas para a atmosfera, assistimos no mundo ao desenvolvimento do um novo paradigma — a mobilidade eléctrica. Apesar das variações de maior ou menor arbítrio político dos governos, do excelente ou débil desenvolvimento tecnológico, relacionados com os veículos eléctricos, estamos perante um caminho, no que diz respeito à mobilidade eléctrica, que já não deve ser encarado como uma moda mas como uma orientação para o futuro da mobilidade. Portugal tendo dado mostras que pretende estar na dianteira deste desafio, necessita equacionar e compreender em que condições existirá uma infra-estrutura nacional capaz de fazer o veículo eléctrico vingar. Assim, neste trabalho, analisa-se o impacto da mobilidade eléctrica em algumas dessas infra-estruturas, nomeadamente nos edifícios multi-habitacionais e redes de distribuição em baixa tensão. São criados neste âmbito, quatro perfis de carregamento dos EVs nomeadamente: nas horas de chegada a casa; nas horas de vazio com início programado pelo condutor; nas horas de vazio controlado por operador de rede (“Smart Grid”); e um cenário que contempla a utilização do V2G. Com a obrigação legal de nos novos edifícios serem instaladas tomadas para veículos eléctricos, é estudado, com os cenários anteriores a possibilidade de continuar a conceber as instalações eléctricas, sem alterar algumas das disposições legais, ao abrigo dos regulamentos existentes. É também estudado, com os cenários criados e com a previsão da venda de veículos eléctricos até 2020, o impacto deste novo consumo no diagrama de carga do Sistema Eléctrico Nacional. Mostra-se assim que a introdução de sistemas inteligentes de distribuição de energia [Smartgrid e vehicle to grid” (V2G)] deverá ser encarada como a solução que por excelência contribuirá para um aproveitamento das infra-estruturas existentes e simultaneamente um uso acessível para os veículos eléctricos.

Desenvolvimento do sistema de protecção, monitorização e gestão de baterias de iões de lítio do tipo LiFePO4 para aplicação em veículos eléctricos

A mobilidade é considerada um dos factores chave na sustentabilidade e desenvolvimento de qualquer economia. Em Portugal essa realidade não é diferente. Em 2011 verifica-se que 41% do consumo global de combustíveis pertence ao sector rodoviário [1] o que evidencia a sua relevância na economia do país. No que concerne aos veículos de tracção eléctrica, começaram a surgir nos finais do séc. XIX, e no início do séc. XX nos Estados Unidos da América representavam 38% dos veículos [2]. Diversos factores económicos e tecnológicos conduziram a um crescente desinteresse por parte da indústria em investir na produção deste tipo de veículos. Contudo com a introdução de baterias de iões de lítio em veículos de tracção eléctrica, torna-os viáveis e competitivos. Neste trabalho é proposto o desenvolvimento de um sistema de gestão de baterias de iões de lítio do tipo LiFePO4 para aplicação em veículos eléctricos. O sistema deverá assegurar a protecção das baterias e indicar o estado de carga das mesmas. Este sistema permitirá uma optimização no uso deste género de baterias, proporcionará uma melhor utilização, aumentando a sua vida útil. O sistema irá ser aplicado e testado experimentalmente no veículo eléctrico ecológico (Veeco). No âmbito do projecto Veeco foi projectado e construído um banco de ensaios utilizado na análise do comportamento das baterias, e determinar quais os requisitos necessários para o sistema de gestão desenvolvido. Foi também projectado e realizado um sistema de aquisição e processamento de dados que permite obter informações acerca da bateria, dados que estarão disponíveis no interface Homem-máquina do Veeco.