Reuse-based test planning for core-based systems-on-chip

Electronic applications are currently developed under the reuse-based paradigm. This design methodology presents several advantages for the reduction of the design complexity, but brings new challenges for the test of the final circuit. The access to embedded cores, the integration of several test methods, and the optimization of the several cost factors are just a few of the several problems that need to be tackled during test planning. Within this context, this thesis proposes two test planning approaches that aim at reducing the test costs of a core-based system by means of hardware reuse and integration of the test planning into the design flow. The first approach considers systems whose cores are connected directly or through a functional bus. The test planning method consists of a comprehensive model that includes the definition of a multi-mode access mechanism inside the chip and a search algorithm for the exploration of the design space. The access mechanism model considers the reuse of functional connections as well as partial test buses, cores transparency, and other bypass modes. The test schedule is defined in conjunction with the access mechanism so that good trade-offs among the costs of pins, area, and test time can be sought. Furthermore, system power constraints are also considered. This expansion of concerns makes it possible an efficient, yet fine-grained search, in the huge design space of a reuse-based environment. Experimental results clearly show the variety of trade-offs that can be explored using the proposed model, and its effectiveness on optimizing the system test plan. Networks-on-chip are likely to become the main communication platform of systemson- chip. Thus, the second approach presented in this work proposes the reuse of the on-chip network for the test of the cores embedded into the systems that use this communication platform. A power-aware test scheduling algorithm aiming at exploiting the network characteristics to minimize the system test time is presented. The reuse strategy is evaluated considering a number of system configurations, such as different positions of the cores in the network, power consumption constraints and number of interfaces with the tester. Experimental results show that the parallelization capability of the network can be exploited to reduce the system test time, whereas area and pin overhead are strongly minimized. In this manuscript, the main problems of the test of core-based systems are firstly identified and the current solutions are discussed. The problems being tackled by this thesis are then listed and the test planning approaches are detailed. Both test planning techniques are validated for the recently released ITC’02 SoC Test Benchmarks, and further compared to other test planning methods of the literature. This comparison confirms the efficiency of the proposed methods.

Implicações do estilo de descrição de códigos VHDL na testabilidade

Devido ao aumento da complexidade dos circuitos integrados atuais, os projetos são desenvolvidos utilizando linguagens de descrição de hardware (por exemplo, VHDL) e os circuitos são gerados automaticamente a partir das descrições em alto nível de abstração. Embora o projeto do circuito seja facilitado pela utilização de ferramentas de auxílio ao projeto, o teste do circuito resultante torna-se mais complicado com o aumento da complexidade dos circuitos. Isto traz a necessidade de considerar o teste do circuito durante sua descrição e não somente após a síntese. O objetivo deste trabalho é definir uma relação entre o estilo da descrição VHDL e a testabilidade do circuito resultante, identificando formas de descrição que geram circuitos mais testáveis. Como estudo de caso, diferentes descrições VHDL de um mesmo algoritmo foram utilizadas. Os resultados mostram que a utilização de diferentes descrições VHDL tem grande impacto nas medidas de testabilidade do circuito final e que características de algumas descrições podem ser utilizadas para modificar outras descrições e com isso aumentar a testabilidade do circuito resultante.

Fatores críticos para o sucesso no mercado de videogames domésticos: os casos Sony e Microsoft na batalha pelo domínio da sala de estar

O presente trabalho visa identificar os fatores percebidos como críticos para o sucesso na indústria de consoles domésticos de videogame, e novos fatores importantes que possam surgir para o sucesso desta indústria dinâmica e em constante evolução. Para esta análise, utiliza-se como base o referencial teórico de estratégia emergente, valor da inovação, gerenciamento e dinâmica da cadeia de valor, e economia da informação. Faz-se uma revisão histórica da indústria, a cada geração de consoles, e um descritivo do seu momento atual, seguido de um detalhamento dos participantes da indústria e o mapeamento da cadeia de valor para os consoles domésticos de videogames, baseado na literatura existente e nas entrevistas com especialistas de mercado. Foi feito um estudo de caso com os dois líderes atuais deste mercado, Sony e Microsoft, e suas respectivas gerações de consoles com uma analise comparativa de suas cadeias de valor. A análise dos casos busca mostrar por que estas empresas entraram neste mercado, como tentaram utilizar suas core competences para obter sucesso em um mercado de forte economia de rede, marcado pelo surgimento freqüente de tecnologias de ruptura e novos entrantes, alta velocidade evolutiva do setor provocada pelos movimentos freqüentes de poder entre os elos da cadeia, em geral ao redor do fabricante do console e dos publishers dos jogos. Com base nesta análise, foram determinados os fatores críticos de sucesso da indústria até o momento e identificar os fatores críticos adicionais que estão surgindo para a última geração de consoles iniciada ao final de 2005, cuja competição tornou-se relevante ao final de 2006.

Identificação de oportunidades para a indústria brasileira de semicondutores através das teorias de vantagem competitiva e investimento internacional

O mercado mundial de semicondutores cresce vigorosamente ao longo de décadas impulsionado pela evolução tecnológica, que permitiu semicondutores de melhor performance a um custo relativamente menor. Entretanto os gastos com fábricas e P&D aumentam junto com a evolução da tecnologia, obrigando as empresas a controlar as métricas financeiras em busca da lucratividade necessária para financiar o desenvolvimento das novas tecnologias. O crescimento do mercado motivou vários países a fornecerem incentivos para atrair investimentos de semicondutores. Este trabalho segmenta o mercado de semicondutores de acordo com as tecnologias de espessura da pastilha de silício e utiliza as principais teorias sobre vantagem competitiva e investimento internacional, para analisar os incentivos que uma empresa de semicondutores teria para estabelecer uma fábrica de difusão de wafers e uma operação de design house no Brasil. A indústria de semicondutores brasileira está em seu estágio inicial, e existem algumas ações do governo juntamente com a iniciativa privada que apresentaram resultados positivos, entretanto é necessário reavaliar a efetividade dos incentivos oferecidos atualmente. Existe a possibilidade do Brasil atrair empreendedores para explorar oportunidades em nichos de mercado e assim iniciar a construção de uma cadeia completa de desenho, fabricação e utilização de semicondutores no Brasil. E o papel do governo será fundamental para dar o impulso inicial.

Automatic layout generation of static CMOS circuits targeting delay and power

The evolution of integrated circuits technologies demands the development of new CAD tools. The traditional development of digital circuits at physical level is based in library of cells. These libraries of cells offer certain predictability of the electrical behavior of the design due to the previous characterization of the cells. Besides, different versions of each cell are required in such a way that delay and power consumption characteristics are taken into account, increasing the number of cells in a library. The automatic full custom layout generation is an alternative each time more important to cell based generation approaches. This strategy implements transistors and connections according patterns defined by algorithms. So, it is possible to implement any logic function avoiding the limitations of the library of cells. Tools of analysis and estimate must offer the predictability in automatic full custom layouts. These tools must be able to work with layout estimates and to generate information related to delay, power consumption and area occupation. This work includes the research of new methods of physical synthesis and the implementation of an automatic layout generation in which the cells are generated at the moment of the layout synthesis. The research investigates different strategies of elements disposition (transistors, contacts and connections) in a layout and their effects in the area occupation and circuit delay. The presented layout strategy applies delay optimization by the integration with a gate sizing technique. This is performed in such a way the folding method allows individual discrete sizing to transistors. The main characteristics of the proposed strategy are: power supply lines between rows, over the layout routing (channel routing is not used), circuit routing performed before layout generation and layout generation targeting delay reduction by the application of the sizing technique. The possibility to implement any logic function, without restrictions imposed by a library of cells, allows the circuit synthesis with optimization in the number of the transistors. This reduction in the number of transistors decreases the delay and power consumption, mainly the static power consumption in submicrometer circuits. Comparisons between the proposed strategy and other well-known methods are presented in such a way the proposed method is validated.

Acumulação de capacidades tecnológicas e mecanismos de aprendizagem: um estudo comparativo em duas subsidiárias de empresas multinacionais do setor de tecnologias da informação e comunicação no Brasil

Esta dissertação examina o relacionamento entre o acúmulo de capacidades tecnológicas e os mecanismos de aprendizagem tecnológica em subsidiárias de empresas multinacionais inseridas em economias em desenvolvimento. Este relacionamento é analisado por meio de estudo de caso comparativo de duas subsidiárias do setor de tecnologia da informação e comunicação brasileiro, de diferente países de origem, para as tecnologias associadas ao acesso à internet em alta velocidade, no período de 2004 a 2009. A literatura referente ao desenvolvimento de capacidades tecnológicas em organizações inseridas em economias emergentes evoluiu consideravelmente nos últimos anos, descrevendo vários exemplos da evolução destas capacidades tecnológicas. Porém, ainda são raros os estudos que examinam este processo em subsidiárias de empresas multinacionais presentes em economias emergentes e,mais raros ainda, os estudos que examinam os relacionamentos entre estas trajetórias de acumulação e os seus mecanismos de aprendizado em duas subsidiárias. Com o objetivo de contribuir para o preenchimento dessa lacuna, esta pesquisa buscou enriquecer este debate baseando-se em evidências empíricas primárias e secundárias, para explorar este relacionamento com bastante profundidade e pôde verificar que: 1. Em ambas as subsidiárias pesquisadas houve acumulação de capacidades tecnológicas. Porém, houve uma forte distinção entre estas empresas estudadas em termos da natureza e velocidade de acumulação de capacidades tecnológicas. 2. Também pôde-se identificar um intenso uso de mecanismos intra-organizacionais de fontes internas e de interorganizacionais de fontes externas de aprendizagem tecnológica. Porém, esta característica também apresentou uma grande variabilidade de diversidade e intensidade do uso destes mecanismos, para acumulação de capacidades tecnológicas ao nível da subsidiária. E, a partir destas evidências, pode-se concluir que os diferentes mecanismos de aprendizado tecnológico utilizados pelas organizações inseridas em economias em desenvolvimento desempenham um papel de fundamental relevância não somente para a natureza das capacidades tecnológicas acumuladas, mas também para a intensidade de acumulação. Assim, desta conclusão pode-se interpretar que a Alcatel-Lucent, através de seus esforços de aprendizado tecnológico, está melhor preparada para um contexto competitivo caracterizado por inovações tecnológicas que a ZTE Corporation. Mas este contexto competitivo muitas vezes não se forma em economias emergentes, como a brasileira, que devido à baixa competição e uma crescente necessidade de resultados econômicos de curto prazo faz com que a opção por empresas com o enfoque de custos (ou capacidades operacionais) seja mais valorizada do que empresas com o enfoque de desenvolvimento de capacidades inovadoras capazes de produzir tecnologias. Logo, os resultados desta dissertação sugerem aos gestores destas empresas: (1) a necessidade de um contínuo engajamento em busca de novas fontes de aprendizado tecnológico interno e externo às suas respectivas organizações, de forma a sustentar e acumular novas capacidades tecnológicas operacionais e inovadoras, (2) a importância da qualidade e intensidade dos diversos tipos de relacionamentos e interações internos e externos a estas organizações, de forma a intensificar estes relacionamentos de aprendizado em tecnologias inexistentes nestas organizações. Os resultados desta dissertação também permitem apontar sugestões para gestores governamentais, visto que, no “Plano Nacional de Banda larga”, em desenvolvimento pelo governo federal brasileiro, (1) deve-se incentivar o fortalecimento das parcerias e interações entre as diversas organizações do setor, como as subsidiárias de EMN, as operadoras e centros tecnológicos e universidades locais, de forma a criar projetos mútuos de pesquisa e desenvolvimento de novas tecnologias no setor e, por conseqüência, um maior desenvolvimento tecnológico setorial e (2) buscar através da regulação do setor, que as empresas sejam incentivadas a buscar novos e melhores mecanismos de aprendizagem de forma a consolidar e evoluir as suas capacidades tecnológicas, visando o desenvolvimento tecnológico setorial.

Geração automática de leiaute através de matriz de células- MARTELO

Esta dissertação enquadra-se em um processo de busca de soluções para a geração do leiaute de circuitos integrados que permitam aumentar a qualidade da previsibilidade do comportamento de um circuito após a sua implementação. Isso é importante face ao crescimento dos problemas referentes aos efeitos elétricos adversos que surgem em nanocircuitos, tais como eletromigração, efeito antena, contatos mal formados e outros, assim como o aumento da variabilidade do processo de fabricação em tecnologias submicrônicas. O foco deste trabalho de pesquisa é a busca de soluções regulares através do uso de matrizes de portas lógicas. A experimentação efetuada realiza a geração de uma matriz de portas NAND que viabiliza a implementação de equações lógicas mapeadas para redes de portas NAND e inversores, admitindo-se a parametrização do fanout máximo. Foi desenvolvida uma ferramenta de CAD, o MARTELO, que permite efetuar a geração automática de matrizes de portas lógicas, sendo que a versão inicial está voltada para a geração de matrizes com portas NAND em tecnologia CMOS. Os experimentos efetuados revelam que esta técnica é promissora, sendo apresentados alguns dos resultados obtidos.

Um Estudo de técnicas de aceleração para algoritmos de análise de timing funcional baseados em geração automática de teste

Este trabalho tem como objetivo estudar e avaliar técnicas para a aceleração de algoritmos de análise de timing funcional (FTA - Functional Timing Analysis) baseados em geração automática de testes (ATPG – Automatic Test Generation). Para tanto, são abordados três algoritmos conhecidos : algoritmo-D, o PODEM e o FAN. Após a análise dos algoritmos e o estudo de algumas técnicas de aceleração, é proposto o algoritmo DETA (Delay Enumeration-Based Timing Analysis) que determina o atraso crítico de circuitos que contêm portas complexas. O DETA está definido como um algoritmo baseado em ATPG com sensibilização concorrente de caminhos. Na implementação do algoritmo, foi possível validar o modelo de computação de atrasos para circuitos que contêm portas complexas utilizando a abordagem de macro-expansão implícita. Além disso, alguns resultados parciais demonstram que, para alguns circuitos, o DETA apresenta uma pequena dependência do número de entradas quando comparado com a dependência no procedimento de simulação. Desta forma, é possível evitar uma pesquisa extensa antes de se encontrar o teste e assim, obter sucesso na aplicação de métodos para aceleração do algoritmo.

Sistema Aldeia : programação paralela e distribuída em Java sobre Infiniband e DECK

Esse trabalho de dissertação está incluído no contexto das pesquisas realizadas no Grupo de Processamento Paralelo e Distribuído da UFRGS. Ele aborda as áreas da computação de alto desempenho, interfaces simples de programação e de sistemas de interconexão de redes velozes. A máquina paralela formada por agregados (clusters) tem se destacado por apresentar os recursos computacionais necessários às aplicações intensivas que necessitam de alto desempenho. Referente a interfaces de programação, Java tem se mostrado uma boa opção para a escrita de aplicações paralelas por oferecer os sistemas de RMI e de soquetes que realizam comunicação entre dois computadores, além de todas as facilidades da orientação a objetos. Na área a respeito de interconexão de rede velozes está emergindo como uma tentativa de padronização a nova tecnologia Infiniband. Ela proporciona uma baixa latência de comunicação e uma alta vazão de dados, além de uma série de vantagens implementadas diretamente no hardware. É neste contexto que se desenvolve o presente trabalho de dissertação de mestrado. O seu tema principal é o sistema Aldeia que reimplementa a interface bastante conhecida de soquetes Java para realizar comunicação assíncrona em agregados formados por redes de sistema. Em especial, o seu foco é redes configuradas com equipamentos Infiniband. O Aldeia objetiva assim preencher a lacuna de desempenho do sistema padrão de soquetes Java, que além de usar TCP/IP possui um caráter síncrono. Além de Infiniband, o Aldeia também procura usufruir dos avanços já realizados na biblioteca DECK, desenvolvida no GPPD da UFRGS. Com a sua adoção, é possível realizar comunicação com uma interface Java sobre redes Myrinet, SCI, além de TCP/IP. Somada a essa vantagem, a utilização do DECK também proporciona a propriedade de geração de rastros para a depuração de programas paralelos escritos com o Aldeia. Uma das grandes vantagens do Aldeia está na sua capacidade de transmitir dados assincronamente. Usando essa técnica, cálculos da aplicação podem ser realizados concorrentemente com as operações pela rede. Por fim, os canais de dados do Aldeia substituem perfeitamente aqueles utilizados para a serialização de objetos. Nesse mesmo caminho, o Aldeia pode ser integrado à sistemas que utilizem a implementação de soquetes Java, agora para operar sobre redes de alta velocidade. Palavras-chave: Arquitetura Infiniband, agregado de computadores, linguagem de programação Java, alto desempenho, interface de programação.

Uma interface para o aumento da faixa de freqüências de operação de FPAAS

O crescente avanço nas mais diversas áreas da eletrônica, desde instrumentação em baixa freqüência até telecomunicações operando em freqüências muito elevadas, e a necessidade de soluções baratas em curto espaço de tempo que acompanhem a demanda de mercado, torna a procura por circuitos programáveis, tanto digitais como analógicos, um ponto comum em diversas pesquisas. Os dispositivos digitais programáveis, que têm como grande representante os Field Programmable Gate Arrays (FPGAs), vêm apresentando um elevado e contínuo crescimento em termos de complexidade, desempenho e número de transistores integrados, já há várias décadas. O desenvolvimento de dispositivos analógicos programáveis (Field Programmable Analog Arrays – FPAAs), entretanto, esbarra em dois pontos fundamentais que tornam sua evolução um tanto latente: a estreita largura de banda alcançada, conseqüência da necessidade de um grande número de chaves de programação e reconfiguração, e a elevada área consumida por componentes analógicos como resistores e capacitores, quando integrados em processos VLSI Este trabalho apresenta uma proposta para aumentar a faixa de freqüências das aplicações passíveis de serem utilizadas tanto em FPAAs comerciais quanto em outros FPAAs, através da utilização de uma interface de translação e seleção de sinais, mantendo características de programabilidade do FPAA em questão, sem aumentar em muito sua potência consumida. A proposta, a simulação e a implementação da interface são apresentadas ao longo desta dissertação. Resultados de simulação e resultados práticos obtidos comprovam a eficácia da proposta.

Método para a otimização de plataformas arquiteturais para sistemas multiprocessados heterogêneos

A concepção dos sistemas eletrônicos previstos para o futuro próximo implica em uma atividade multidisciplinar, a qual demanda, para o projeto de sistemas eletrônicos, o uso de métodos e técnicas provenientes de diversos domínios do conhecimento humano. Esses domínios podem variar desde a especificação de aplicações, até a realização física de circuitos integrados. A constante evolução dos processos de fabricação de circuitos integrados permite a criação de circuitos bastante complexos, seja em relação ao número de componentes eletrônicos e de suas inter-relações, seja em relação à heterogeneidade funcional presente nas aplicações alvo, previstas para estes sistemas. Para os próximos anos está prevista a possibilidade da inclusão de mais de um bilhão de transistores em uma única pastilha de silício, inaugurando a era da “gigaescala”. Devido a essa situação, a comunidade científica vem demonstrando preocupação em relação às novas técnicas que se fazem necessárias para a concepção dos “gigacircuitos”. Essas técnicas envolvem o uso de diferentes níveis de abstração na concepção e análise das funcionalidades da aplicação alvo, além de abordagens para explorar o grande espaço de busca, inerente à disponibilidade de um grande número de componentes para a implementação da arquitetura alvo, a qual deve ser otimizada para as restrições de projeto. As idéias apresentadas nesse trabalho vão de encontro à necessidade por novas técnicas para a concepção de circuitos eletrônicos complexos. Este trabalho procura contribuir para que esta classe de circuitos possa tornar-se realidade em um futuro próximo, avalizando a disponibilidade de informação, de entretenimento e de serviços para a sociedade. Para tanto, um novo método é proposto, onde um fluxo de projeto considera as ferramentas necessárias para a exploração do espaço de busca em componentes de processamento e de comunicação, visando à sua otimização. As ferramentas seguem os princípios do projeto baseado em plataformas, onde componentes podem ser reutilizadas para aplicações da mesma classe, em diferentes níveis de abstração. Além disso, os princípios da especificação baseada em interface são considerados, visando explicitar a especificação de funcionalidades heterogêneas para componentes arquiteturais, bem como permitir a avaliação dinâmica do comportamento destes.

Trabalhar para que?: percepções sobre trabalho entre jovens de diferentes estratos sociais

O atual mundo do trabalho vem sofrendo transformações importantes nas últimas décadas. O cenário econômico em constante mudança, as inovações tecnológicas em alta velocidade e a forte competição global são fatores importantes que têm influenciado de forma decisiva os mercados, as empresas e o conceito de trabalho de forma geral. Neste contexto, é inegável a relevância que o trabalho exerce em nossas vidas, e a busca pelo entendimento de seus sentidos, significados e concepções vêm despertando o interesse dos estudiosos do campo dos estudos organizacionais há alguns anos. A produção científica brasileira também vem buscando conhecer, por meio de pesquisas empíricas e/ou teóricas, como o trabalho se organiza e se estabelece em nossas vidas. Nesta pesquisa, tem-se como objetivo conhecer como os jovens, que já nasceram neste contexto de mudança, percebem o trabalho em suas vidas. A partir de um estudo qualitativo, esta pesquisa, que incluiu entrevistas e desenhos com 92 jovens de diferentes estratos sociais, mostrou que existe uma homogeneidade de percepções sobre o trabalho. Em outras palavras, independente do estrato social ao qual pertencem, para a grande maioria destes jovens o trabalho é percebido exclusivamente como meio para se ganhar dinheiro e consumir, e não como um fim em si mesmo. Os discursos destes jovens reforçam a importância que o dinheiro exerce em suas vidas, sendo inclusive o grande protagonista na conquista da felicidade. Com base em uma perspectiva crítica de análise, argumenta-se que o trabalho não tem centralidade na vida destes jovens, e a centralidade que se estabelece no discurso dos participantes é sim o papel que o dinheiro exerce em nossa sociedade do consumo

A low cost one-camera optical tracking system for indoor wide-area augmented and virtual reality environments

In the last years the number of industrial applications for Augmented Reality (AR) and Virtual Reality (VR) environments has significantly increased. Optical tracking systems are an important component of AR/VR environments. In this work, a low cost optical tracking system with adequate attributes for professional use is proposed. The system works in infrared spectral region to reduce optical noise. A highspeed camera, equipped with daylight blocking filter and infrared flash strobes, transfers uncompressed grayscale images to a regular PC, where image pre-processing software and the PTrack tracking algorithm recognize a set of retro-reflective markers and extract its 3D position and orientation. Included in this work is a comprehensive research on image pre-processing and tracking algorithms. A testbed was built to perform accuracy and precision tests. Results show that the system reaches accuracy and precision levels slightly worse than but still comparable to professional systems. Due to its modularity, the system can be expanded by using several one-camera tracking modules linked by a sensor fusion algorithm, in order to obtain a larger working range. A setup with two modules was built and tested, resulting in performance similar to the stand-alone configuration.

The influence of urban structures on entrepreneurial decision-making: a comparative analysis of Mexico City and São Paulo

Promover a atividade empreendedora é hoje mais do que nunca uma prioridade para as economias em desenvolvimento. Em diferentes partes do mundo, empreendedores têm sido reconhecidos como verdadeiros agentes de transformação, e as novas empresas que eles criam tornam-se condutoras de inovação, que ao final pode ser difundida ao resto da economia. Teorias de economia urbana, que analisam a dinâmica da relação entre aglomeração urbana e atividade econômica, enfatizam a importância da concentração espacial das indústrias num mesmo setor industrial. Entender os incentivos que dão início à atividade empreendedora é algo novo e o foco desses estudos tem sido principalmente em alguns poucos casos de economias industrializadas. Não obstante, o sucesso de um punhado de clusters de alta tecnologia, como o Vale do Silício, por exemplo, na Califórnia, Estados Unidos, não pode ser replicado, e as condições locais devem ser consideradas a fim de entender a surgimento desses ecossistemas. Este estudo pretende investigar os critérios em que os empreendedores fundamentam suas decisões quando selecionam as localizações do seu negócio. Especificamente, a pesquisa explora o recente movimento dos ecossistemas de empreendedores na Cidade do México e em São Paulo, as duas maiores áreas metropolitanas da América Latina, à luz das teorias de economia urbana. A fim de chegar aos resultados, a pesquisa segue o método baseado sobre uma análise comparativa de estudo de casos em dois bairros: Vila Leopoldina em São Paulo e a Colônia Roma Norte na Cidade do México. Os resultados consolidados baseados em entrevistas qualitativas realizadas nos dois bairros revelam que o lugar/sitio urbano, definido em termos de laços locais assim como da atmosfera geral do ambiente, continua sendo importante para os atores apesar das comunicações de alta velocidade que produzem mais interações entre as regiões do mundo. Além disso, a relação entre o empreendedor e o seu entorno é altamente dependente do estágio de desenvolvimento e da natureza da atividade da empresa; redes informais revelam-se essenciais para identificar as oportunidades de negócio antes de serem progressivamente substituídas por relações instituídas com fundos de capital de risco ou incubadoras. Estes dois ecossistemas nascentes geram suas próprias características, o que já pode sugerir suas futuras evoluções.

Uma proposta para auxiliar a interoperabilidade entre ambientes e ferramentas independentes de CAD para microeletrônica

Os projetos de CIs (Circuitos Integrados) atualmente compreendem muitas tarefas para sua execução. Durante um fluxo de projeto de CI são necessárias ferramentas que lidam com essas diferentes tarefas. Algumas empresas compilam diversas ferramentas em um único ambiente, ou framework, onde tais ferramentas são adaptadas para interagir entre si. O uso desses frameworks é suficiente para muitos projetos, porém podem existir requisitos que obriguem a utilização de ferramentas independentes para suprir deficiências dos ambientes, exigindo a utilização conjunta de ferramentas não projetadas para cooperar. A interoperabilidade entre sistemas computacionais tem se tornado um tópico de extrema importância. Ela possibilita a execução conjunta de ferramentas, diminuindo a necessidade de intervenção humana para tanto. A interoperação entre ferramentas independentes e frameworks é importante não somente para facilitar o uso conjunto de ferramentas, mas também permite que outros tópicos sejam explorados. Entre eles estão o trabalho de equipes geograficamente distantes e a possibilidade de trabalho com grandes quantidades de dados, que são duas questões importantes para microeletrônica. Ainda, a interoperação entre ferramentas independentes e ambientes traz benefícios mútuos: as ferramentas podem utilizar funcionalidades dos ambientes e se adaptar aos fluxos de projeto deles; os ambientes podem ter suas funcionalidades estendidas pela inclusão de novas ferramentas em seu trabalho. Essas questões são especialmente importantes para pequenas empresas ou ferramentas acadêmicas que não têm condições de incorporar em suas ferramentas muitos dos procedimentos que os ambientes oferecem. Este trabalho apresenta uma proposta para auxiliar a interoperação entre ferramentas independentes e frameworks relevantes para a microeletrônica, através de um protocolo inspirado em SOAP (Simple Object Access Protocol), além de oferecer ferramentas de auxílio para a adaptação ao protocolo proposto. A interação com os frameworks é feita através de linguagens script disponibilizadas por eles. Estudos de caso são apresentados para demonstrar a usabilidade da proposta.