Convergência tecnológica: conceitos e impacto na indústria de telecomunicações

Trata da questão da evolução tecnológica dos sistemas e redes de comunicação, do conceito e do impacto da convergência nos produtos e serviços da indústria, assim como dos serviços oferecidos aos clientes.

Doroty : um chatterbot para treinamento de profissionais atuantes no gerenciamento de redes de computadores

O gerenciamento de redes exige dos administradores a disponibilidade de uma grande quantidade de informações sobre os seus equipamentos, as tecnologias envolvidas e os problemas associados a elas. Nesse cenário, administradores de redes devem, cada vez mais, aprofundar o seu conhecimento através de constante treinamento, até que estejam aptos a administrar uma rede de maneira mais eficiente e confiável. Alguns estudos têm sido feitos buscando integrar tecnologias de Inteligência Artificial na área de gerenciamento de redes. Abordagens utilizando sistemas multiagentes, agentes de interface e sistemas especialistas já foram utilizadas com o objetivo de facilitar a tarefa de gerenciamento de rede aos olhos do usuário. Os chatterbots representam um grande potencial para a tarefa de treinamento e gerenciamento de redes já que utilizam linguagem natural e são capazes de ser facilmente integrados em ambientes mais complexos. O principal objetivo deste trabalho é investigar o uso de chatterbots como uma ferramenta de gerenciamento utilizada por administradores menos treinados. O trabalho envolveu a adaptação do chatterbot ALICE para permitir o treinamento e a gerência de redes através da inclusão de módulos que permitem a monitoração de equipamentos de uma rede (através do protocolo SNMP) e módulos que permitam consultar e armazenar histórico de informações da mesma. Desta forma, a grande contribuição da arquitetura proposta é a de prover uma comunicação mais efetiva entre o administrador menos experiente e a rede, através do chatterbot assistente, que recebe consultas em linguagem natural, interpreta os dados coletados e expõe os conceitos envolvidos no processo de gerenciamento.

Automatic layout generation of static CMOS circuits targeting delay and power

The evolution of integrated circuits technologies demands the development of new CAD tools. The traditional development of digital circuits at physical level is based in library of cells. These libraries of cells offer certain predictability of the electrical behavior of the design due to the previous characterization of the cells. Besides, different versions of each cell are required in such a way that delay and power consumption characteristics are taken into account, increasing the number of cells in a library. The automatic full custom layout generation is an alternative each time more important to cell based generation approaches. This strategy implements transistors and connections according patterns defined by algorithms. So, it is possible to implement any logic function avoiding the limitations of the library of cells. Tools of analysis and estimate must offer the predictability in automatic full custom layouts. These tools must be able to work with layout estimates and to generate information related to delay, power consumption and area occupation. This work includes the research of new methods of physical synthesis and the implementation of an automatic layout generation in which the cells are generated at the moment of the layout synthesis. The research investigates different strategies of elements disposition (transistors, contacts and connections) in a layout and their effects in the area occupation and circuit delay. The presented layout strategy applies delay optimization by the integration with a gate sizing technique. This is performed in such a way the folding method allows individual discrete sizing to transistors. The main characteristics of the proposed strategy are: power supply lines between rows, over the layout routing (channel routing is not used), circuit routing performed before layout generation and layout generation targeting delay reduction by the application of the sizing technique. The possibility to implement any logic function, without restrictions imposed by a library of cells, allows the circuit synthesis with optimization in the number of the transistors. This reduction in the number of transistors decreases the delay and power consumption, mainly the static power consumption in submicrometer circuits. Comparisons between the proposed strategy and other well-known methods are presented in such a way the proposed method is validated.

Instalação fotovoltaica conectada à rede : estudo experimental para a otimização do fator de dimensionamento

Este trabalho apresenta a montagem de uma instalação fotovoltaica de 4,8 kWp conectada à rede elétrica e uma análise experimental do seu comportamento, com o propósito de otimizar o fator de dimensionamento. Para fins de análise comparativa a instalação foi dividida em três subsistemas com arranjos de potências diferentes, os quais possuem fatores de dimensionamentos de 0,65, 0,73 e 0,86 (razão entre a potência nominal do inversor e a potência do gerador fotovoltaico), respectivamente para os subsistemas 1, 2 e 3. Cada subsistema possui um arranjo formado por dois painéis que utilizam módulos de 100 Wp/24 V, com células de silício monocristalino. Estes arranjos alimentam, de forma independente, três inversores senoidais monofásicos comutados pela própria rede e com potência máxima na saída de 1100 W cada um, caracterizando desta forma uma planta modular. O sistema de aquisição de dados monitora sistematicamente a instalação a uma varredura por minuto, a fim de se obter um acompanhamento ao longo do tempo e poder caracterizá-la. São monitoradas as tensões elétricas de cada painel de módulos e as suas correspondentes correntes, as tensões elétricas e as correntes alternadas, as potências elétricas contínuas e alternadas, a irradiância no plano do gerador, as temperaturas do ar ambiente, de um módulo do gerador e dos inversores. A metodologia de análise desta instalação consiste no monitoramento, na caracterização e na quantificação das medidas adquiridas, com a finalidade de determinar correlações que possam predizer a potência injetada na rede bem como a determinação da performance energética para dias típicos ensolarados, parcialmente nublados e encobertos. A divisão da instalação em três subsistemas permitiu caracterizá-los quanto aos seus comportamentos energéticos, além de possibilitar a análise de arranjos superdimensionados, os quais fornecem uma potência superior a máxima na entrada dos inversores, originando desperdício de energia nos momentos de elevada irradiância. O método desenvolvido para determinar a energia perdida na entrada dos inversores possibilitou avaliar o quanto se perde mensalmente nos subsistemas 1 e 2, uma vez que as perdas de captura e de sistema aumentam quando o arranjo está superdimensionado e isto significa uma redução na produtividade. Com as correlações encontradas para cada subsistema e com a equação geral foi possível predizer o quanto de energia pode ser injetada na rede.

Marketing social e reformas educativas: sugestão de análise conceitual

Durante um mês, as pesquisadoras Lucia Pontual Braga e Raquel Emerique, sob a coordenação e orientação de Helena Bomeny, estiveram mobilizadas por uma provocação intelectual: de que maneira reformas educativas reagem positiva ou negativamente à uma estratégia deliberada de marketing social? Nossa primeira decisão foi pensar sobre o significado de tal associação e a pertinência de sua inclusão em reflexões sobre educação. Uma vez que aceitamos o desafio da associação, passamos à etapa de selecionar experiências que nos indicariam com mais nitidez a presença de programas de comunicação social, a evidência da utilização de mecanismos de marketing para a promoção de certas idéias e projetos no campo das reformas educacionais. Algumas informações anteriores havíamos acumulado nos investimentos de pesquisa que fizemos. Tivemos também a oportunidade de assistir em junho deste ano a relatos extensivos de muitas experiências consideradas exitosas por seus relatores na ocasião do seminário "Ensino Básico na América Latina: Experiências, Reformas, Caminhos", promovido pelo Programa de Promoção da Reforma Educativa na América Latina - PREAL, no Rio de Janeiro. O esforço conjunto do PREAL com a DEMEC-Rio resultou em um aprendizado interessante. Pudemos perceber, pelos relatos dos diversos estados brasileiros, que iniciativas pela melhoria da educação no Brasil são heterogêneas e guardam perfis muito distintos, de acordo com realidades, gostos, estilos e tradições locais. Aprendemos naquela ocasião que deveríamos considerar de forma mais criteriosa algumas experiências em curso e avaliá-las com mais cuidado comparando-as com as demais em curso no país. O conjunto de textos que se seguem a esta proposta conceitual reflete o inicio desta preocupação que nos motivava anteriormente. Selecionamos como exemplares para os fins desta proposta cinco programas em curso: a reorganização da rede pública de ensino em São Paulo; a reforma educativa de Minas Gerais; a alternativa político-pedagógica do município de Angra dos Reis (RJ); o programa dos Centros Integrados de Educação Pública (Cieps) (RJ) e a microgestão privada da rede pública de ensino de Maringá (PR). Este texto reflete a avaliação de pontos que considero estratégicos quando o que está sob foco são os programas acima mencionados. Procuro com ele estabelecer uma tipologia das caracteristicas mais acentuadas dos referidos programas e sugiro alguns indicadores que possam iluminar a análise da relação entre reformas e políticas de marketing social.

Framework orientado a objetos para o desenvolvimento de aplicações de automação predial e residencial

O crescente aumento pela exigência de funcionalidades na implementação dos atuais sistemas de automação predial, vem provocando um aumento da complexidade de projeto e de gerenciamento desses sistemas. O grande desafio que se apresenta atualmente é como, a partir de dispositivos isolados e subsistemas, conseguir sistemas totalmente integrados, os quais permitam economia no investimento inicial, na operação e na manutenção dos sistemas de automação, garantindo um aumento no desempenho geral da edificação Acredita-se que uma etapa importante para avaliar a real necessidade da integração seja projetar o sistema de automação sem foco em uma tecnologia específica, o que não ocorre atualmente, uma vez que, pela carência de ferramentas de apoio ao projeto, as etapas de especificação e projeto geralmente já estão focadas em uma tecnologia disponível para implementação. Este trabalho busca preencher a lacuna deixada pela carência dessas ferramentas, tendo por finalidade a especificação de um framework orientado a objetos para o desenvolvimento de aplicações de automação predial e residencial que permita modelar estes sistemas de forma independente da tecnologia que ele irá utilizar, possibilitando o mapeamento posterior para a mais adequada ou disponível. Serviram como base para o framework proposto a análise de vários padrões abertos disponíveis para implementação de sistemas de automação predial e a especificação ISO/IEC10746, o modelo de referência para processamento distribuído aberto, usado como suporte a metodologia de projeto proposta. O trabalho também discute o mapeamento dos conceitos definidos para uma arquitetura alvo, apresentado um estudo de caso para validação da metodologia proposta.

Os efeitos de fluxos de prótons sobre dispositivos MOS no espaço

Dispositivos microeletrônicos como células solares e circuitos integrados MOS em satélites, estão sujeitos ao bombardeamento de partículas de alta energia, especialmente os uxos de prótons. Os danos causados pela irradiação de prótons podem ser facilmente simulados usando as técnicas implantação iônica, uma vez que os estudos de con abilidade dos dispositivos em condições reais (no espaço) são despendiosos. A proposta deste trabalho é usar capacitores MOS para estudar a in uência do bombardeamento de prótons na degradação do tempo de vida de portadores minoritários, na mudança de corrente de fuga através do SiO2 e na mudança da carga efetiva na interface SiO2/Si. Assim como o tempo de vida está relacionado aos defeitos criados na estrutura cristalina devido às colisões das partículas com os átomos de Si, a corrente de fuga caracteriza a estabilidade do dielétrico e a carga efetiva mostra o quanto a tensão de limiar dos transistores MOS (VT) é afetada. Uma combinação de formação de zona desnuda na região de depleção e gettering por implanta ção iônica na face inferior das lâminas garantiu o melhoramento do tempo de vida nos capacitores MOS. Os aceleradores de íons do Laboratório de Implantação Iônica da UFRGS foram usados para produzir bombardeamentos de prótons com energias de 100keV , 200keV , 600keV e 2MeV , e doses no intervalo de 1x10 9 cm-2 a 3x10 12 cm-2 O tempo de vida de geração foi obtido através do método C-t (Zerbst modificado), a corrente de fuga através do método I-V e a carga criada no óxido através do método C-V de alta freqüência. A literatura apresenta dados de uxos de prótons no espaço possibilitando a conexão entre os efeitos simulados por implantação iônica e o espectro solar real. Como eventos solares apresentam variabilidade, alguns casos de atividade solar proeminente foram estudados. Foi de nida a função (x) que relaciona a concentração defeitos eletricamente ativos com a profundidade e foi feito um cálculo para estimar as conseqüências sobre o tempo de vida dos portadores minorit ários. Os resultados mostram que um dia de atividade solar expressiva é su ciente para degradar o tempo de vida intensamente, tendo como conseqüência a destruição de uma célula solar sem blindagem.

Um modelo de medição de desempenho de entregas logísticas para a indústria automobilística : o Caso da GKN do Brasil

A estagnação do setor automotivo mundial e a urgência em reduzirem-se os custos e em aumentar a eficiência das operaçãoes de produção, fazem surgir a logística como ferramenta indispensável neste processo de evolução. Inserida neste cenário global,está a empresa GKN do Brasil (conhecida como GDB), uma multinacional inglesa do setor de autopeças que produz e fornece semi-eixos homocinéticos para a maioria dos automóveis e comerciais leves produzidos no país. O presente trabalho apresenta um estudo de caso desenvolvido a partir da análise dos resultados das Pesquisas de Satisfação, realizadas anualmente com clientes da empresa. Através desta análise, fica evidenciada a necessidade de uma atuação forte da empresa em relação ao seu desmpenho logístico, mais precisamente, sobre as entregas de seus pedidos. O objetivo deste trabalho é desenvolver para a GDB uma proposta de indicadores de desempenho de entrega mais adequados e integrados aos indicadores de seus clientes. Esses indicadores visarão aprimorar os níveis de entrega de pedidos da empresa e a satisfação de seus clientes. para tanto, foi desenvolvida uma nova, realizada pela autora, onde os clientes foram entrevistados acerca do assunto Indicadores de Desempenho de Entrega. Os dados obtidos com esta pesquisa foram cruzados com os mesmos dados pesquisados na GDB Com o cruzamento dos dados clientes e da GDB foi possível verificar os pontos carentes de atuação e que poderiam estar comprometendo a satisfação dos clientes. Para estes pontos fracos, foram propostas alternativas de melhorias com o intuito de melhorar o Processo de Indicadores de Desmpenho de Entregas da GDB. Estas propostas visam aproximar e a integrar os indicadores da GDB com os indicadores de seus clientes, de forma a possibilitar que clientes e GDB avaliem os mesmos critérios de performance logística. Conforme o cruzamento realizado entre estes indicadores, verificou-se que a GDB encontra-se com seus indicadores apenas com 46% deles conforme( ou de acordo) com os de seus clientes. Foram analisados oito indicadores e entre estes foram identificados os dois que contribuem em maior proporção para este índice de conformidade. Foi sugerida, primeiramente, uma atuação sobre esses dois indicadores que, consequentemente, apresenta um retorno considerável, elevando os 46% de conformidade para 73%. Porém, em um segundo momento, com a implantação de todas as propostas, o nível de conformidade dos indicadores da GDB é elevado para 96%. Isso, induz a sugerir que o uso dos indicadores de desempenho de entrega seja priorizado pela GDB, sendo utilizados a fim de correção e implantados, tão cedo quanto possível, objetivando alternativas mais concretas e efetivas, aprimorando, assim, seu indicador de desempenho de entrega e a consequente satisfação dos seus clientes.

A articulação entre mudança e aprendizagem organizacional em uma instituição de ensino superior : uma contribuição para o entendimento deste fenômeno organizacional

As Instituições de Ensino Superior, de cunho privado, vivem uma situação complexa, em que além de sobreviveram no seu segmento de atuação, precisam também se diferenciar, seja pela profissionalização da gestão universitária, seja pela qualificação e inovação de seus produtos e serviços. Neste cenário, a articulação entre mudança e aprendizagem organizacional é o tema deste estudo. Assim, esta tese tem por objetivo identificar e avaliar a contribuição de processos e práticas sistemáticas, no âmbito formal e informal – de uma abordagem de aprendizagem organizacional, ocorridos durante as mudanças organizacionais observadas em dois dos seis Centros de Ensino da UNISINOS, no período compreendido entre os anos de 1986 a 2003. Este estudo é de natureza qualitativa, denominado de estudo de caso histórico organizacional, orientando-se por uma abordagem multinível, para coleta e análise dos dados e com corte longitudinal. A coleta dos dados utilizou como principais fontes de coleta de dados a pesquisa documental e a entrevista individual em profundidade. Para a análise dos dados lançou-se mão da análise historiográfica, do conceito de Discurso do Sujeito Coletivo, integrados em uma abordagem multinível de pesquisa. Os resultados deste estudo revelam de forma especifica que: (a) não há uma apropriação e assimilação de processos e práticas multinivel de aprendizagem organizacional de forma homogênea na instituição, acontecendo em tempos e modos diferentes, marcados pela singularidade do grupo analisado; (b) revelou-se pouca relevância para a aprendizagem de cunho informal, com relação aos micros processos de aprendizagem organizacional; (c) existe uma articulação entre mudança e aprendizagem organizacional, ocorridas em intensidades diferenciadas para os grupos estudados, contribuindo em maior ou menor grau para a geração de ações e resultados organizacionais.

Um Estudo de técnicas de aceleração para algoritmos de análise de timing funcional baseados em geração automática de teste

Este trabalho tem como objetivo estudar e avaliar técnicas para a aceleração de algoritmos de análise de timing funcional (FTA - Functional Timing Analysis) baseados em geração automática de testes (ATPG – Automatic Test Generation). Para tanto, são abordados três algoritmos conhecidos : algoritmo-D, o PODEM e o FAN. Após a análise dos algoritmos e o estudo de algumas técnicas de aceleração, é proposto o algoritmo DETA (Delay Enumeration-Based Timing Analysis) que determina o atraso crítico de circuitos que contêm portas complexas. O DETA está definido como um algoritmo baseado em ATPG com sensibilização concorrente de caminhos. Na implementação do algoritmo, foi possível validar o modelo de computação de atrasos para circuitos que contêm portas complexas utilizando a abordagem de macro-expansão implícita. Além disso, alguns resultados parciais demonstram que, para alguns circuitos, o DETA apresenta uma pequena dependência do número de entradas quando comparado com a dependência no procedimento de simulação. Desta forma, é possível evitar uma pesquisa extensa antes de se encontrar o teste e assim, obter sucesso na aplicação de métodos para aceleração do algoritmo.

Gerência dinâmica de memória em aplicações Java embarcadas

Esta dissertação apresenta duas implementações de algoritmos para gerência dinâmica de memória em software, as quais foram desenvolvidas utilizando como alvo uma plataforma embarcada Java. Uma vez que a plataforma utilizada pertence a uma metodologia para geração semi-automática de hardware e software para sistemas embarcados, os dois algoritmos implementados foram projetados para serem integrados ao contexto desta mesma metodologia. Como forma de estabelecer comparações detalhadas entre as duas implementações desenvolvidas, foram realizadas diversas estimativas em desempenho, uso de memória, potência e energia para cada implementação, utilizando para isto duas versões existentes da plataforma adotada. Através da análise dos resultados obtidos, observou-se que um dos algoritmos desenvolvidos obteve um desempenho melhor para realização da gerência dinâmica da memória. Em contrapartida, o outro algoritmo possui características de projeto que possibilitam sua utilização com aplicações de tempo-real. De um modo geral, os custos adicionais resultantes da utilização do algoritmo de tempo-real, em relação ao outro algoritmo também implementado, são de aproximadamente 2% para a potência média dissipada, 16% para o número de ciclos executados, 18% para a energia consumida e 10% sobre a quantidade de total memória utilizada. Isto mostra que o custo extra necessário para utilização do algoritmo de tempo real é razoavelmente baixo se comparado aos benefícios proporcionados pela sua utilização. Como impactos finais produzidos por este trabalho, obteve-se um acréscimo de 35% sobre o número total de instruções suportadas pela arquitetura utilizada. Adicionalmente, 12% das instruções que já existiam no conjunto desta arquitetura foram modificadas para se adaptarem aos novos mecanismos implementados. Com isto, o conjunto atual da arquitetura passa a corresponder a 44% do total de instruções existentes na arquitetura da máquina virtual Java. Por último, além das estimativas desenvolvidas, foram também realizadas algumas sugestões para melhoria global dos algoritmos implementados. Em síntese, alguns pontos cobertos por estas sugestões incluem: a migração de elementos do processamento do escopo dinâmico para o estático, o desenvolvimento de mecanismos escaláveis para compactação de memória em tempo-real, a integração de escalonadores ao processo de gerência de memória e a extensão do processo de geração semi-automática de software e hardware para sistemas embarcados.

Low cost BIST techniques for linear and non-linear analog circuits

With the ever increasing demands for high complexity consumer electronic products, market pressures demand faster product development and lower cost. SoCbased design can provide the required design flexibility and speed by allowing the use of IP cores. However, testing costs in the SoC environment can reach a substantial percent of the total production cost. Analog testing costs may dominate the total test cost, as testing of analog circuits usually require functional verification of the circuit and special testing procedures. For RF analog circuits commonly used in wireless applications, testing is further complicated because of the high frequencies involved. In summary, reducing analog test cost is of major importance in the electronic industry today. BIST techniques for analog circuits, though potentially able to solve the analog test cost problem, have some limitations. Some techniques are circuit dependent, requiring reconfiguration of the circuit being tested, and are generally not usable in RF circuits. In the SoC environment, as processing and memory resources are available, they could be used in the test. However, the overhead for adding additional AD and DA converters may be too costly for most systems, and analog routing of signals may not be feasible and may introduce signal distortion. In this work a simple and low cost digitizer is used instead of an ADC in order to enable analog testing strategies to be implemented in a SoC environment. Thanks to the low analog area overhead of the converter, multiple analog test points can be observed and specific analog test strategies can be enabled. As the digitizer is always connected to the analog test point, it is not necessary to include muxes and switches that would degrade the signal path. For RF analog circuits, this is specially useful, as the circuit impedance is fixed and the influence of the digitizer can be accounted for in the design phase. Thanks to the simplicity of the converter, it is able to reach higher frequencies, and enables the implementation of low cost RF test strategies. The digitizer has been applied successfully in the testing of both low frequency and RF analog circuits. Also, as testing is based on frequency-domain characteristics, nonlinear characteristics like intermodulation products can also be evaluated. Specifically, practical results were obtained for prototyped base band filters and a 100MHz mixer. The application of the converter for noise figure evaluation was also addressed, and experimental results for low frequency amplifiers using conventional opamps were obtained. The proposed method is able to enhance the testability of current mixed-signal designs, being suitable for the SoC environment used in many industrial products nowadays.

Uma interface para o aumento da faixa de freqüências de operação de FPAAS

O crescente avanço nas mais diversas áreas da eletrônica, desde instrumentação em baixa freqüência até telecomunicações operando em freqüências muito elevadas, e a necessidade de soluções baratas em curto espaço de tempo que acompanhem a demanda de mercado, torna a procura por circuitos programáveis, tanto digitais como analógicos, um ponto comum em diversas pesquisas. Os dispositivos digitais programáveis, que têm como grande representante os Field Programmable Gate Arrays (FPGAs), vêm apresentando um elevado e contínuo crescimento em termos de complexidade, desempenho e número de transistores integrados, já há várias décadas. O desenvolvimento de dispositivos analógicos programáveis (Field Programmable Analog Arrays – FPAAs), entretanto, esbarra em dois pontos fundamentais que tornam sua evolução um tanto latente: a estreita largura de banda alcançada, conseqüência da necessidade de um grande número de chaves de programação e reconfiguração, e a elevada área consumida por componentes analógicos como resistores e capacitores, quando integrados em processos VLSI Este trabalho apresenta uma proposta para aumentar a faixa de freqüências das aplicações passíveis de serem utilizadas tanto em FPAAs comerciais quanto em outros FPAAs, através da utilização de uma interface de translação e seleção de sinais, mantendo características de programabilidade do FPAA em questão, sem aumentar em muito sua potência consumida. A proposta, a simulação e a implementação da interface são apresentadas ao longo desta dissertação. Resultados de simulação e resultados práticos obtidos comprovam a eficácia da proposta.

Acompanhamento das ouvidorias do governo do estado de São Paulo

Trabalho elaborado de acordo com o termo de referência acordado entre FGV e Secretaria de Gestão Pública, cujo objetivo é analisar e propor melhorias ao relatório semestral das Ouvidorias Públicas do Estado de São Paulo. O relatório semestral é uma compilação das informações de todas as ouvidorias de todos os órgãos públicos estaduais, contempla as reclamações e manifestações recebidas por cada um dos órgãos e é elaborado pela Secretaria de Gestão Pública (SGP). O trabalho contempla a análise do relatório e dos processos relacionados à sua elaboração. Procurou-se entender: o papel institucional das Ouvidorias Públicas como representantes do cidadão, apesar da falta de independência frente aos Poder Executivo; os tipos de análise feitos no relatório semestral, que contemplam apresentações e comparações quantitativas que não consideram as realidades de órgãos e períodos distintos; o fluxo da informação, desde a manifestação do cidadão até a confecção do relatório, com diferentes e pouco integrados canais de entrada, sistema de TI subutilizado, e alta incidência de cidadãos que utilizam a ouvidoria como fonte de informação; os ouvidores, coordenados informalmente pela SGP e com percepções diferentes de sua função. A partir da análise, foram feitas sugestões para a Secretaria de Gestão Pública melhorar relatório semestral das ouvidorias, envolvendo uma melhor forma da apresentação das informações, a padronização de formas de contato, o incentivo à participação, a orientação por meio dos sites institucionais do Governo do Estado, a melhoria dos sistemas de TI, de coordenação e de governança.

Acumulação de capacidades tecnlógicas e mecanismos subjacentes de aprendizagem relativos a gestão de processos: estudo de caso no setor de serviços bancários no Brasil

Esta dissertação examina o processo de acumulação de capacidades para atividades de operação e de inovação em gestão de processos e os mecanismos subjacentes de aprendizagem em empresas de serviços, especificamente, da indústria bancária, levando-se em consideração as especificidades do contexto de economias emergentes. Durante as últimas décadas duas décadas tem havido numerosos estudos sobre acumulação de capacidades tecnológicas e os mecanismos subjacentes de aprendizagem. Porém, ainda são escassos os estudos empíricos sobre o relacionamento entre essas duas variáveis no contexto de empresas de serviços, especialmente no âmbito da indústria bancária. Essa escassez de estudos dessa natureza é fortemente observada no Brasil. Por isso, buscando ampliar o entendimento sobre a trajetória de acumulação de capacidades tecnológicas e os mecanismos subjacentes de aprendizagem em empresas de serviços, esta dissertação avalia a função tecnológica gestão de processos de uma empresa de serviços bancários, especificamente, a área de tecnologia da informação e comunicação do Banco do Brasil S.A. durante o período de 1982 a 2008. Baseando-se em evidências empíricas qualitativas e quantitativas, de primeira mão, coletadas a partir de um extensivo trabalho de campo, esta dissertação encontrou os seguintes resultados: 1. A área de TIC da empresa acumulou, de 1982 a 2008, capacidades tecnológicas em gestão de processos através de esforços em aquisição e conversão de conhecimentos, de forma que nesse período, iniciando no nível Operacional Básico, onde era capaz somente de executar operações bancárias básicas, atingisse o nível Inovador Intermediário, onde passou a ser capaz de implementar mudanças avançadas na gestão dos processos internos. Além disso, foram encontradas diferenças na velocidade de acumulação das capacidades no período estudado e entre as duas unidades internas da área de TIC, ambas em função dos esforços empreendidos na capacitação em gestão de processos. Cabe ressaltar que a empresa atingiu o 5° nível, em uma escala de 6 níveis, mas não atingiu a fronteira tecnológica. 2. Os processos de aprendizagem foram fontes essenciais para a acumulação de capacidades tecnológicas em gestão de processos. Os processos de aquisição e conversão de conhecimentos possibilitaram que a empresa criasse a base necessária para assimilar conhecimentos mais avançados e complexos. Apesar da importância expressiva dos processos de aprendizagem, percebeu-se que outros fatores internos (mudanças organizacionais) e externos (políticas econômicas) também influenciaram na acumulação de capacidades tecnológicas em gestão de processos. Porém, não foi importante a quantidade desses mecanismos, mas o seu funcionamento ao longo do tempo. Os resultados observados neste estudo permitem concluir que (i) a trajetória de acumulação de capacidades tecnológicas é um processo intencional, contínuo e crescente, decorrente de esforços e investimentos integrados em todas as dimensões das capacidades tecnológicas, (ii) os mecanismos de aprendizagem influenciam a acumulação de capacidades tecnológicas e (iii) a utilização de modelos adaptados à realidade das empresas garante uma análise mais fidedigna do seu comportamento. Esta dissertação contribui para o entendimento da complexidade envolvida no processo de acumulação de capacidades tecnológicas, fator preponderante no diferencial competitivo para empresas de economias emergentes, e especialmente para indústria bancária, onde a competitividade requer processos internos de qualidade elevada que resultem em eficiência operacional e incremento no desempenho econômico-financeiro. E, ainda, ressalta a importância da dimensão organizacional como suporte às demais dimensões de capacidades tecnológicas, através da organização de processos internos e estratégias corporativas. Além disso, sugere aos executivos das empresas do setor bancário brasileiro que a criação intencional de um processo cíclico e contínuo de desenvolvimento dos mecanismos de aprendizagem, considerando suas características-chave, auxilia a empresa em sua trajetória de acumulação de capacidades tecnológicas. Dessa forma, é importante que esses executivos considerem os investimentos em capacitação tecnológica como forma de manter uma posição competitiva sustentável no mercado em que atuam, adequando a estratégia gerencial à empresarial.