Tools for mixed-criticality partitioned systems: partitioning algorithm and extensibility support

The development of mixed-criticality virtualized multicore systems poses new challenges that are being subject of active research work. There is an additional complexity: it is now required to identify a set of partitions, and allocate applications to partitions. In this job, a number of issues have to be considered, such as the criticality level of the application, security and dependability requirements, operating system used by the application, time requirements granularity, specific hardware needs, etc. MultiPARTES [6] toolset relies on Model Driven Engineering (MDE) [12], which is a suitable approach in this setting. In this paper, it is described the support provided for automatic system partitioning generation and toolset extensibility.

Uso de circuitos equivalentes y teoría de filtros para el diseño de superficies selectivas en frecuencia

Frequency selective surfaces (FSS) and reflect/trasmitarrays are mostly designed on the basis ot optimization using an electromagnetic simulator. That is a time consuming method and some decisions have to be taken using simply intuition. The use of equivalent circuits of the scatterers selected for the design allows the substitution of the intuition and most part of the optimization process by the application of the classic rules of filter design. This communication presents all the steps necessary to obtain the equivalent circuit of different square scatterers in a periodic lattice and to implement the desired FSS frequency behaviour calculating the number of layers and the dimensions of the periodic cells. Several examples are included to evaluate the results.

Técnicas de Gamification para entregas de trabajos online: comprobaciones de la fase de análisis de la compilación

Este Trabajo de Fin de Grado (TFG) tiene el objetivo de aportar un sistema de enseñanza innovador, un sistema de enseñanza mediante el cual se consiga involucrar a los alumnos en tareas y prácticas en las que se adquieran conocimientos a la vez que se siente un ambiente de juego, es decir, que se consiga aprender de forma divertida. Está destinado al sistema educativo de la Escuela Técnica Superior de Ingenieros Informáticos de la Universidad Politécnica de Madrid, en concreto a las asignaturas relacionadas con los Procesadores de Lenguajes. La aplicación desarrollada en este trabajo está destinada tanto a los profesores de las asignaturas de Procesadores de Lenguajes como a los alumnos que tengan alguna relación con esas asignaturas, consiguiendo mayor interacción y diversión a la hora de realizar la tareas y prácticas de las asignaturas. Para los dos tipos de usuarios descritos anteriormente, la aplicación está configurada para que puedan identificarse mediante sus credenciales, comprobándose si los datos introducidos son correctos, y así poder acceder al sistema. Dependiendo de qué tipo de usuario se identifique, tendrá unas opciones u otras dentro del sistema. Los profesores podrán dar de alta, ver, modificar o dar de baja las configuraciones para los analizadores de los lenguajes correspondientes a las diferentes asignaturas que están configurados previamente en el sistema. Además, los profesores pueden dar de alta, ver, modificar o dar de baja los fragmentos de código que formarán los ficheros correspondientes a las plantillas de pruebas del analizador léxico que se les ofrece a los alumnos para realizar comprobaciones de las prácticas. Mediante la aplicación podrán establecer diferentes características y propiedades de los fragmentos que incorporen al sistema. Por otra parte, los alumnos podrán realizar la configuración del lenguaje, definido por los profesores, para la parte del analizador léxico de las prácticas. Esta configuración será guardada para el grupo al que corresponde el alumno, pudiendo realizar modificaciones cualquier miembro del grupo. De esta manera, se podrán posteriormente establecer las relaciones necesarias entre los elementos del lenguaje según la configuración de los profesores y los elementos referentes a las prácticas de los alumnos.Además, los alumnos podrán realizar comprobaciones de la parte léxica de sus prácticas mediante los ficheros que se generan por el sistema en función de sus opciones de práctica y los fragmentos añadidos por los profesores. De esta manera, se informará a los alumnos del éxito de las pruebas o bien de los fallos ocasionados con sus resultados, bien por el formato del archivo subido como resultado de la prueba o bien por el contenido incorrecto de este mismo. Todas las funciones que ofrece esta aplicación son completamente on-line y tendrán una interfaz llamativa y divertida, además de caracterizarse por su facilidad de uso y su comodidad. En el trabajo realizado para este proyecto se cumplen tanto las Pautas de Accesibilidad para Contenidos Web (WCAG 2.0), así como las propiedades de un código HTML 5 y CSS 3 de manera correcta, para así conseguir que los usuarios utilicen una aplicación fácil, cómoda y atractiva.---ABSTRACT---This Final Year Project (TFG) aims to contribute the educational system of the School of Computer Engineering at the Polytechnic University of Madrid, especially in subjects related with Language Processors. This project is an interactive learning system whose goal is to learn in an amusing environment. To realize this target, the system involves students, using environments of games in tasks and practices. The application developed in this project is designed for both professors of the subjects of Language Processors and students who have some relation to these subjects. This perspective achieve more interaction and a funny environment during the subject‘s tasks. The application is configured in order to the users can be identified by their credentials, checking whether the identification data are correct to have access to the system. According on what type of user is identified, they will have different options within the system. Professors will be able to register, modify or delete settings for the scanner of languages for all the subjects preconfigured in the system. Additionally, professors can register, show, modify or remove the code of the templates from scanner tests that are offered to students for testing the practical exercises. The professors may provide also different characteristics and properties of fragments incorporated in the system. Moreover, students can make the configuration of languages, getting in the systems by the administrators, for the scanner module of their practical exercises. This configuration will be saved for the group of the student. This model can also be changed by any group member. The system permits also establish later the relationships between the elements of language fixes by professors and elements developed by the students. Students could check the lexical part of their practical exercises through files that are created according to their practical options and the fragments added by professors. Thus students will be informed of success or failure in the uploaded files format and in the content of them. All functions provide by this application are completely on-line and will have a striking and funny interface, also characterized by its ease of use and comfort.The work reaches both the Web Content Accessibility Guidelines (WCAG 2.0), and the properties of an HTML 5 and CSS 3 code correctly, in order to get the users to get an easy, convenient application and attractive.

Ca-amendement and tillage: medium term synergies for improving key soil properties of acid soils. Soil and tillage research, 134: 195-206

Ca-amendments are routinely applied to improve acid soils, whilst no-tillage (NT) has been widely recommended in soils where traditional tillage (TT) has led to losses of organic matter. However, the potential interactions between the two treatments are only partially known. Our study was conducted on an annual forage crop agrosystem with a degraded Palexerult soil located in SW Spain, in order to assess if the combination of NT plus a Ca-amendment provides additional benefits to those of their separate use. To this end we analysed the effects of four different combinations of tillage and Ca-amendment on selected key soil properties, focusing on their relationships. The experimental design was a split-plot with four replicates. The main factor was tillage (NT versus TT) and the second factor was the application or not of a Ca-amendment, consisting of a mixture of sugar foam (SF) and red gypsum (RG). Soil samples were collected from 3 soil layers down to 50 cm after four years of treatment (2009). The use of the Ca-amendment improved pH and Al-toxicity down to 25 cm and increased exchangeable Ca2+ down to 50 cm, even under NT due to the combined effect of SF and RG. Both NT and the Ca-amendment had a beneficial effect on total organic carbon (TOC), especially on particulate organic carbon (POC), in the 0–5 cm layer, with the highest contents observed when both practices were combined. Unlike NT, the Ca-amendment failed to improve soil aggregation in spite of the carbon supplied. This carbon was not protected within the stable aggregates in the medium term, making it more susceptible to mineralization. We suggest that the fraction of Al extracted by oxalate from solid phase (AlOxa-Cu-K) and the glomalin-related soil proteins (GRSPs) are involved in the accumulation of carbon within water stable aggregates, probably through the formation of non-toxic stable Al-OM compounds, including those formed with GRSPs. NT alone decreased AlK in the 0–5 cm soil layer, possibly by increasing POC, TOC and GRSPs, which were observed to play a role in reducing Al toxicity. From our findings, the combination of NT and Ca-amendment appears to be the best management practice to improve chemical and physical characteristics of acid soils degraded by tillage.

Mid-term impact estimation on evaluations of rural development programs

Mid-term evaluations are carried out during the implementation of the program and shall indicate whether it is necessary to redirect and make corrections before the ex-post evaluation, or for the next programming period. One of the core elements within these evaluations is the estimation of programs expected impacts. This is especially important for the Commission in order to support sound decision making, but also a very challenging task, as many evaluators have pointed out, mainly due to the lack of available data at the time the study had to be carried out. The aim of this study is therefore to analyze how impact estimation has been done in all European Union regions, as well as the problems encountered by evaluators.

Nuevos desarrollos en la medida de descargas parciales y técnicas avanzadas de análisis para el diagnóstico del estado de los aislamientos en sistemas eléctricos de alta tensión

En esta tesis se desarrolla una investigación sobre las técnicas de medida de descargas parciales (DP) que se aplican en medidas on-line, en condiciones normales de operación de las instalaciones eléctricas de alta tensión (AT). También se realiza un estudio de técnicas avanzadas de procesado y análisis de las señales medidas, que permiten realizar diagnósticos precisos del estado de los aislamientos eléctricos de AT. Uno de los objetivos fundamentales de la tesis ha sido disponer de un procedimiento eficaz de medida y procesado de las señales de DP, para la realización de medidas on-line tanto de forma itinerante, como mediante monitorización temporal o permanente. La implementación del nuevo procedimiento de medida permite obtener resultados satisfactorios en la detección, identificación y localización de defectos de aislamiento. Se ha dedicado especial interés al desarrollo de un método de clasificación de señales, que permite separar pulsos de ruido y diferentes fuentes de DP, presentes de forma simultánea en las instalaciones de AT. El estudio de la clasificación de señales se ha completado con la aplicación de un método para la detección de manera asistida, de los diferentes grupos de pulsos de ruido y de DP. La aplicación de este método de detección de grupos de pulsos, facilita la labor de los técnicos especialistas a la hora de diagnosticar el estado de los elementos aislantes. Al efecto de verificar de forma práctica las aportaciones de la tesis, se han realizado medidas de DP tanto en laboratorio como en campo. Las medidas experimentales en laboratorio se han efectuado en el Laboratorio de Alta Tensión de la Escuela Técnica Superior de Ingeniería y Diseño Industrial (LAT-UPM), de la Universidad Politécnica de Madrid. Por otro lado, las medidas experimentales en campo se han llevado a cabo en instalaciones de AT propiedad de compañías de transporte y distribución de energía eléctrica. La realización de ensayos de DP en estas instalaciones ha sido posible, gracias a los proyectos de investigación llevados a cabo por el grupo de trabajo del LAT-UPM, con diferentes empresas del sector durante los diez últimos años. ABSTRACT This thesis develops techniques for measuring partial discharges (PD) that are applied in on-line measurements, under normal operating conditions of the high voltage (HV) electrical installations. In addition there are studied advanced techniques for the processing and analysis of the measured signals, that permit precise diagnostics of the state of HV electrical insulation systems. One of the fundamental objectives of the thesis is to make available an effective procedure for measuring and processing PD signals, for making on-line measurements, either in an itinerant way or in temporary or permanent monitoring. The implementation of the new measurement procedure yields satisfactory results in the detection, identification and localization of insulation defects. Special attention has been devoted to the development of a method for classifying signals, that separates noise pulses and various PD sources present simultaneously in the HV installations. The study of the classification of signals has been completed by the application of a method for detecting, in a user assisted manner, the different groups of noise pulses and of PD. The application of this method for detecting groups of pulses facilitates the work of the specialist technicians to diagnose the condition of the insulation elements. To demonstrate the practical value of the thesis, PD measurements were made in laboratory as well as in field installations. The experimental measurements in laboratory were made in the High Voltage Laboratory (LAT-UPM) of the High Technical School of Engineering and Industrial Design, of the Polytechnic University of Madrid. Field measurements were realized in the HV installations of companies providing electrical energy transport and distribution. The realization of PD tests in these facilities was possible thanks to the research projects carried out by the working group of the LAT-UPM during the last ten years, with different companies operating in the sector.

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalámbricas para aplicaciones de altas prestaciones, y computación distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autónomos distribuidos de altas prestaciones (por sus siglas en inglés, High-Performance Autonomous Distributed Systems (HPADS)), así como su evolución hacia el procesamiento de alta resolución. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energética, la capacidad de cómputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptación, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluación. Esta clase de sistemas suele formar parte de sistemas más complejos llamados sistemas ciber-físicos (por sus siglas en inglés, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones médicas, fabricación, o aplicaciones aeroespaciales, entre otras muchas. Para el diseño de este tipo de sistemas, aspectos tales como la confiabilidad, la definición de modelos de computación, o el uso de metodologías y/o herramientas que faciliten el incremento de la escalabilidad y de la gestión de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus características pueden ser aplicables en el campo de los CPSs, así como en la propuesta de un nuevo diseño de plataforma de altas prestaciones que se ajuste mejor a los nuevos y más exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripción, implementación y validación de la plataforma propuesta, así como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseño de la plataforma propuesta se enumeran a continuación: • Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energético y capacidad de cómputo. • Propuesta de técnicas de gestión del consumo de energía en cada etapa del perfil de trabajo de la plataforma. •Propuestas para la inclusión de reconfiguración dinámica y parcial de la FPGA (por sus siglas en inglés, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecución y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, así como en la adquisición y comunicación de los mismos, además de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas están migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas híbridos hardware-software que incluyen varios procesadores, o varios procesadores y lógica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en inglés, System on Chip (SoC)) que incluyen procesadores embebidos y lógica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energético, precio, capacidad de cómputo y flexibilidad. Estos buenos resultados son aún mejores cuando las aplicaciones tienen altos requisitos de cómputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como único procesador, así como un diseño compatible con la plataforma para redes de sensores inalámbricas desarrollada en el Centro de Electrónica Industrial de la Universidad Politécnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opción en cuanto a consumo y cantidad de recursos integrados, cuando además, permite el uso de reconfiguración dinámica y parcial. Es importante resaltar que aunque los valores de consumo son los mínimos para esta familia de componentes, la potencia instantánea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autónoma, y en la mayoría de los casos alimentados por baterías. Por esta razón, es necesario incluir en el diseño estrategias de ahorro energético para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentación de forma que sólo aquellos elementos que sean estrictamente necesarios permanecerán alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operación y así optimizar enormemente el consumo de energía. El hecho de apagar la FPGA para ahora energía durante los periodos de inactividad, supone la pérdida de la configuración, puesto que la memoria de configuración es una memoria volátil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguración total de la plataforma una vez encendida, en este trabajo, se incluye una técnica para la compresión del archivo de configuración de la FPGA, de forma que se consiga una reducción del tiempo de configuración y por ende de la energía consumida. Aunque varios de los requisitos de diseño pueden satisfacerse con el diseño de la plataforma HiReCookie, es necesario seguir optimizando diversos parámetros tales como el consumo energético, la tolerancia a fallos y la capacidad de procesamiento. Esto sólo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral está centrada en el diseño de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cómputo, Confiabilidad y Consumo de energía) para la mejora de estos parámetros por medio de un uso dinámico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicación tipo bus, preparada para dar soporte para la gestión dinámica de los recursos internos de la FPGA en tiempo de ejecución gracias a la inclusión de reconfiguración dinámica y parcial. Gracias a esta capacidad de reconfiguración parcial, es posible adaptar los niveles de capacidad de procesamiento, energía consumida o tolerancia a fallos para responder a las demandas de la aplicación, entorno, o métricas internas del dispositivo mediante la adaptación del número de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseño de la arquitectura, su implementación en la plataforma HiReCookie, así como en otra familia de FPGAs, y su validación por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: • Proponer una metodología basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en inglés, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecución, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el código de aplicación. • Proponer un diseño y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinámica dependiendo bien de parámetros externos o bien de parámetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura serán posibles gracias a la reconfiguración dinámica y parcial de aceleradores hardware en tiempo real. • Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimización de las transacciones en ráfaga de datos hacia los aceleradores. •Aprovechar las ventajas ofrecidas por la aceleración lograda por módulos puramente hardware para conseguir una mejor eficiencia energética. • Ser capaces de cambiar los niveles de redundancia de hardware de forma dinámica según las necesidades del sistema en tiempo real y sin cambios para el código de aplicación. • Proponer una capa de abstracción entre el código de aplicación y el uso dinámico de los recursos de la FPGA. El diseño en FPGAs permite la utilización de módulos hardware específicamente creados para una aplicación concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propósito general. Además, algunas FPGAs permiten la reconfiguración dinámica y parcial de ciertas partes de su lógica en tiempo de ejecución, lo cual dota al diseño de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de añadir bloques prediseñados y poder formar sistemas en chip de una forma más o menos directa. Sin embargo, la forma en la que estos módulos hardware están organizados dentro de la arquitectura interna ya sea estática o dinámicamente, o la forma en la que la información se intercambia entre ellos, influye enormemente en la capacidad de cómputo y eficiencia energética del sistema. De la misma forma, la capacidad de cargar módulos hardware bajo demanda, permite añadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseño de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseño de un bloque hardware no es sólo su propio diseño, sino también el diseño de sus interfaces, y en algunos casos de los drivers software para su manejo. Además, al añadir más bloques, el espacio de diseño se hace más complejo, y su programación más difícil. Aunque la mayoría de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en inglés, Intelectual Property) comerciales y plantillas para ayudar al diseño de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestión dinámica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computación, consumo energético y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solución de compromiso entre estos tres parámetros. Mediante el uso de la reconfiguración dinámica y parcial y una mejora en la transmisión de los datos entre la memoria principal y los aceleradores, es posible dedicar un número variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variación en el tiempo del número de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleración, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero óptimo de recursos para una tarea mejora el consumo energético ya que bien es posible disminuir la potencia instantánea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos límites lógicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el código de aplicación. A este respecto, se incluyen distintos niveles de transparencia: • Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el código de aplicación sufra ningún cambio. • Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el código de aplicación. • Transparencia a la replicación: es posible usar múltiples instancias de un mismo módulo bien para añadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el código de aplicación cambie. • Transparencia a la posición: la posición física de los módulos hardware es arbitraria para su direccionamiento desde el código de aplicación. • Transparencia a los fallos: si existe un fallo en un módulo hardware, gracias a la redundancia, el código de aplicación tomará directamente el resultado correcto. • Transparencia a la concurrencia: el hecho de que una tarea sea realizada por más o menos bloques es transparente para el código que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos líneas diferentes. En primer lugar, con el diseño de la plataforma HiReCookie y en segundo lugar con el diseño de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuación. • Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o División de la arquitectura en distintas islas de alimentación. o Implementación de los diversos modos de bajo consumo y políticas de despertado del nodo. o Creación de un archivo de configuración de la FPGA comprimido para reducir el tiempo y el consumo de la configuración inicial. • Diseño de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computación y modos de ejecución inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un número variable de bloques de hilos por cada unidad de ejecución. o Estructura para optimizar las transacciones de datos en ráfaga proporcionando datos en cascada o en paralelo a los distinto módulos incluyendo un proceso de votado por mayoría y operaciones de reducción. o Capa de abstracción entre el procesador principal que incluye el código de aplicación y los recursos asignados para las diferentes tareas. o Arquitectura de los módulos hardware reconfigurables para mantener la escalabilidad añadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterización online de las tareas para proporcionar información a un módulo de gestión de recursos para mejorar la operación en términos de energía y procesamiento cuando además se opera entre distintos nieles de tolerancia a fallos. El documento está dividido en dos partes principales formando un total de cinco capítulos. En primer lugar, después de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseño de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energético y se muestran casos de uso de la plataforma así como pruebas de validación del diseño. La segunda parte del documento describe la arquitectura reconfigurable, su implementación en varias FPGAs, y pruebas de validación en términos de capacidad de procesamiento y consumo energético, incluyendo cómo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los capítulos a lo largo del documento son los siguientes: El capítulo 1 analiza los principales objetivos, motivación y aspectos teóricos necesarios para seguir el resto del documento. El capítulo 2 está centrado en el diseño de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energía. El capítulo 3 describe la arquitectura reconfigurable ARTICo3. El capítulo 4 se centra en las pruebas de validación de la arquitectura usando la plataforma HiReCookie para la mayoría de los tests. Un ejemplo de aplicación es mostrado para analizar el funcionamiento de la arquitectura. El capítulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y líneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: • Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. • Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. • Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. • Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: • Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. • Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. • Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. • Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. • Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. • Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: • Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. • Performance transparency: the system must reconfigure itself as load changes. • Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. • Location transparency: resources are accessed with no knowledge of their location by the application code. • Failure transparency: task must be completed despite a failure in some components. • Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: • Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. • The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

Impacts of global change on iberian forest ecosystems inferred from the spanish national forest inventory = Impactos del cambio global en ecosistemas forestales ibéricos a partir del inventario forestal nacional

Los efectos del cambio global sobre los bosques son una de las grandes preocupaciones de la sociedad del siglo XXI. Algunas de sus posibles consecuencias como son los efectos en la producción, la sostenibilidad, la pérdida de biodiversidad o cambios en la distribución y ensamblaje de especies forestales pueden tener grandes repercusiones sociales, ecológicas y económicas. La detección y seguimiento de estos efectos constituyen uno de los retos a los que se enfrentan en la actualidad científicos y gestores forestales. En base a la comparación de series históricas del Inventario Forestal Nacional Español (IFN), esta tesis trata de arrojar luz sobre algunos de los impactos que los cambios socioeconómicos y ambientales de las últimas décadas han generado sobre nuestros bosques. En primer lugar, esta tesis presenta una innovadora metodología con base geoestadística que permite la comparación de diferentes ciclos de inventario sin importar los diferentes métodos de muestreo empleados en cada uno de ellos (Capítulo 3). Esta metodología permite analizar cambios en la dinámica y distribución espacial de especies forestales en diferentes gradientes geográficos. Mediante su aplicación, se constatarán y cuantificarán algunas de las primeras evidencias de cambio en la distribución altitudinal y latitudinal de diferentes especies forestales ibéricas, que junto al estudio de su dinámica poblacional y tasas demográficas, ayudarán a testar algunas hipótesis biogeográficas en un escenario de cambio global en zonas de especial vulnerabilidad (Capítulos 3, 4 y 5). Por último, mediante la comparación de ciclos de parcelas permanentes del IFN se ahondará en el conocimiento de la evolución en las últimas décadas de especies invasoras en los ecosistemas forestales del cuadrante noroccidental ibérico, uno de los más afectados por la invasión de esta flora (Capítulo 6). ABSTRACT The effects of global change on forests are one of the major concerns of the XXI century. Some of the potential impacts of global change on forest growth, productivity, biodiversity or changes in species assembly and spatial distribution may have great ecological and economic consequences. The detection and monitoring of these effects are some of the major challenges that scientists and forest managers face nowadays. Based on the comparison of historical series of the Spanish National Forest Inventory (NFI), this thesis tries to shed some light on some of the impacts driven by recent socio-economic and environmental changes on our forest ecosystems. Firstly, this thesis presents an innovative methodology based on geostatistical techniques that allows the comparison of different NFI cycles regardless of the different sampling methods used in each of them (Chapter 3). This methodology, in conjunction with other statistical techniques, allows to analyze changes in the spatial distribution and population dynamics of forest species along different geographic gradients. By its application, this thesis presents some of the first evidences of changes in species distribution along different geographical gradients in the Iberian Peninsula. The analysis of these findings, of species population dynamics and demographic rates will help to test some biogeographical hypothesis on forests under climate change scenarios in areas of particular vulnerability (Chapters 3, 4 and 5). Finally, by comparing NFI cycles with permanent plots, this thesis increases our knowledge about the patterns and processes associated with the recent evolution of invasive species in the forest ecosystems of North-western Iberia, one of the areas most affected by the invasion of allien species at national scale (Chapter 6).

Tecnología y competitividad en la economía mundial. Factores e indicadores clave de actuación

Durante los últimos 30 años se han creado una gran cantidad de índices e indicadores para evaluar la práctica totalidad de los países bajo distintas premisas. La tesis parte de un análisis detallado de más de un centenar de estos índices diferenciados entre los enfocados al desarrollo y los enfocados a la competitividad económica (véase Módulo I anexo) y tras esto, dentro del estudio teórico nos hemos centrado en 35 indicadores relacionados con la tecnología (capítulo 3, apartado 3.3.). La justificación, el objetivo de la investigación y la estructura de la tesis se presenta en el capítulo 2. Respecto a la metodología, tal y como se plantea en la hipótesis (apartado 2.2.), se presentan los criterios de selección de seis grupos de países (EP, EPC, EC, ECI, EI y EM)1, que se van a evaluar. Posteriormente se plantea el Protocolo de Cálculo para el total de grupos seleccionados dentro de los periodos 2005-2006 y 2007-2008 y se realiza una profunda evaluación estadística como se plantea dentro de la coherencia estadística explicada en el apartado 3.4.4.5. (también se dispone de los cálculos dentro de los Módulos II, III, IV y V anexos). Tras la metodología establecemos la construcción de un índice sintético NRI(A) y, tras esto, estudiamos las relaciones así como la interpretación de los resultados (capítulo 4, apartado 4.1.). Una vez obtenidos los resultados realizamos la validación de los mismos para el periodo 2007-2015 (capítulo 4 - apartado 4.2. – y los Módulos VI y VII anexos). En el capítulo 5, evaluamos el nivel de preparación tecnológico y su relación con la competitividad para los seis grupos de países (véase desde los apartados 5.1.y 5.2.). Dentro de cada uno de los seis grupos de países, sabemos las variables que cualitativamente tienen que priorizarse para mejorar el nivel de preparación tecnológica de los mismos. Estas variables inicialmente son sesenta y ocho – año 2007-08 –, y al final de la implementación del método se reducen notablemente. Estas variables finales, llamadas Indicadores Clave de Actuación (ICA), se agrupan – vía análisis factorial – en Factores Clave de Actuación que nos simplifican lo planteado. Para cada grupo de países se realizan los conglomerados de acuerdo a sus valores dentro de las ICAs en busca de singularidades y se ha llevado a cabo un análisis minucioso en función de los Indicadores Clave de Actuación. La Tesis, plantea científicamente como podemos evaluar el nivel de preparación tecnológica y su relación con la competitividad, desde un índice sintético creado NRI(A), que contempla únicamente Indicadores Clave de Actuación (variables seleccionadas) a partir de las variables originales del Network Readiness Index (NRI(R)) . Por último se plantea dentro de las conclusiones, capítulo 6, diferentes líneas de investigación, desarrollando dos de ellas que se pueden encontrar en el Modulo VIII anexo. Por un lado presentamos una línea de investigación centrada en 29 economías africanas (EA) de las que disponemos información fidedigna y por otro lado una segunda línea en la que nos centramos en la evaluación de España respecto a sus naciones coetáneas. La principal voluntad de la presente tesis doctoral, es simplificar la evaluación del nivel de preparación tecnológica y la relación de esta con la competitividad a partir de la creación de un índice sintético propio NRI(A). ABSTRACT - During the last 30 years, many institutions have been evaluating and endless range of variables in practically all of the world´s economies. This Thesis is the product of a detail analysis of more than one hundred indicators / index, which we have divided into two parts: those focused on development and those focused on economic competitiveness (see module I annex). Secondly, in our theoretical research we have concentrated on those indicators, which are related to technology (chapters 3, section 3.3). The selection criteria of the six economic groups to be evaluated are included in our methodology, as mentioned in the hypothesis (see section 2.2.). Subsequently the calculation procedure is also presented for all of the groups selected between the periods 2005-2006 and 2007-2008. Next, we perform a statistical study, which is presented accordingly in the segment dealing with statistics, section 3.4.4.5. The calculations are provided in modules I, II, III, IV and V annex. After the methods segment of the Thesis, we develop our argument, in which we presented the explanation of the relations as well as the interpretation of the results. Also at the chapter 4 you can find the result validation from 2007 till 2015. Finally in chapters 6, we evaluate the conclusions for the six economic groups (see section 6.2.). The Thesis scientifically explains the way in which we evaluate economic competitiveness in 135 countries from a standpoint of strictly technological variables. Six groups of countries are evaluated, being divided by criteria, which homogenize the economies under review. We recognize that the variables of each economic group should be prioritized in order to better their competitiveness. Initially the group consisted of 68 variables, a number which was considerably reduced after the implementation of our methodology. Likewise, these final variables, dubbed “key performance indicators”, were grouped into factors (key performance factors), which greatly simplify the prioritization process. At the same time, conglomerates have been created for each economic group according to their value concerning the selected variables. A detailed country – by – country analysis of their positioning in each of the six groups was conducted for each of the mathematically selected key performance indicators. Finally, at the Conclusion we introduce new research lines and between them we focus on two research lines in which ones we are working with (see chapter 6). We basically try to apply the multivariable analysis method, the factorial analysis and the conglomerates to designed and implemented our method first in a geographically group of countries (Africa) and secondly to evaluate and develop the public policies for Spain for the development of its competitively, comparing Spain to his coetaneous countries in Europe (see Module VIII). The main objective of this Doctoral Thesis is to noticeably simplify the comparison of the Network Readiness Index and its relation with the economic competitiveness of the countries using a new synthetic index design by us.

Estimación del consumo de potencia en un terminal portátil multimedia basada en la PMU del procesador

Este proyecto se incluye en una línea de trabajo que tiene como objetivo final la optimización de la energía consumida por un dispositivo portátil multimedia mediante la aplicación de técnicas de control realimentado, a partir de una modificación dinámica de la frecuencia de trabajo del procesador y de su tensión de alimentación. La modificación de frecuencia y tensión se realiza a partir de la información de realimentación acerca de la potencia consumida por el dispositivo, lo que supone un problema ya que no suele ser posible la monitorización del consumo de potencia en dispositivos de estas características. Este es el motivo por el que se recurre a la estimación del consumo de potencia, utilizando para ello un modelo de predicción. A partir del número de veces que se producen ciertos eventos en el procesador del dispositivo, el modelo de predicción es capaz de obtener una estimación de la potencia consumida por dicho dispositivo. El trabajo llevado a cabo en este proyecto se centra en la implementación de un modelo de estimación de potencia en el kernel de Linux. La razón por la que la estimación se implementa en el sistema operativo es, en primer lugar para lograr un acceso directo a los contadores del procesador. En segundo lugar, para facilitar la modificación de frecuencia y tensión, una vez obtenida la estimación de potencia, ya que esta también se realiza desde el sistema operativo. Otro motivo para implementar la estimación en el sistema operativo, es que la estimación debe ser independiente de las aplicaciones de usuario. Además, el proceso de estimación se realiza de forma periódica, lo que sería difícil de lograr si no se trabajase desde el sistema operativo. Es imprescindible que la estimación se haga de forma periódica ya que al ser dinámica la modificación de frecuencia y tensión que se pretende implementar, se necesita conocer el consumo de potencia del dispositivo en todo momento. Cabe destacar también, que los algoritmos de control se tienen que diseñar sobre un patrón periódico de actuación. El modelo de estimación de potencia funciona de manera específica para el perfil de consumo generado por una única aplicación determinada, que en este caso es un decodificador de vídeo. Sin embargo, es necesario que funcione de la forma más precisa posible para cada una de las frecuencias de trabajo del procesador, y para el mayor número posible de secuencias de vídeo. Esto es debido a que las sucesivas estimaciones de potencia se pretenden utilizar para llevar a cabo la modificación dinámica de frecuencia, por lo que el modelo debe ser capaz de continuar realizando las estimaciones independientemente de la frecuencia con la que esté trabajando el dispositivo. Para valorar la precisión del modelo de estimación se toman medidas de la potencia consumida por el dispositivo a las distintas frecuencias de trabajo durante la ejecución del decodificador de vídeo. Estas medidas se comparan con las estimaciones de potencia obtenidas durante esas mismas ejecuciones, obteniendo de esta forma el error de predicción cometido por el modelo y realizando las modificaciones y ajustes oportunos en el mismo. ABSTRACT. This project is included in a work line which tries to optimize consumption of handheld multimedia devices by the application of feedback control techniques, from a dynamic modification of the processor work frequency and its voltage. The frequency and voltage modification is performed depending on the feedback information about the device power consumption. This is a problem because normally it is not possible to monitor the power consumption on this kind of devices. This is the reason why a power consumption estimation is used instead, which is obtained from a prediction model. Using the number of times some events occur on the device processor, the prediction model is able to obtain a power consumption estimation of this device. The work done in this project focuses on the implementation of a power estimation model in the Linux kernel. The main reason to implement the estimation in the operating system is to achieve a direct access to the processor counters. The second reason is to facilitate the frequency and voltage modification, because this modification is also done from the operating system. Another reason to implement the estimation in the operating system is because the estimation must be done apart of the user applications. Moreover, the estimation process is done periodically, what is difficult to obtain outside the operating system. It is necessary to make the estimation in a periodic way because the frequency and voltage modification is going to be dynamic, so it needs to know the device power consumption at every time. Also, it is important to say that the control algorithms have to be designed over a periodic pattern of action. The power estimation model works specifically for the consumption profile generated by a single application, which in this case is a video decoder. Nevertheless, it is necessary that the model works as accurate as possible for each frequency available on the processor, and for the greatest number of video sequences. This is because the power estimations are going to be used to modify dynamically the frequency, so the model must be able to work independently of the device frequency. To value the estimation model precision, some measurements of the device power consumption are taken at different frequencies during the video decoder execution. These measurements are compared with the power estimations obtained during that execution, getting the prediction error committed by the model, and if it is necessary, making modifications and settings on this model.

Reflexión y refracción de la luz en medios anisótropos

En este proyecto se pretende estudiar el comportamiento de la luz al atravesar medios de diversos materiales, tanto isótropos como anisótropos uniáxicos. Para ello se requiere realizar un estudio previo de las condiciones de contorno aplicables a las ecuaciones de Maxwell en la interfase de dos medios que pueden ser isótropos o anisótropos. En el caso de dos materiales isótropos, la solución del problema son los conocidos coeficientes de Fresnel de reflexión y transmisión. En este trabajo se pretende generalizar el estudio al caso del paso de la luz desde un medio isótropo a otro anisótropo uniáxico (con su eje óptico en orientación arbitraria) y viceversa y al caso de dos materiales anisótropos uniáxicos con ejes ópticos en orientaciones arbitrarias. Es de especial interés el caso de un mismo material uniáxico en el que las dos partes tienen el eje óptico con distinta orientación. Una vez planteadas las condiciones de contorno específicas en cada caso, se obtendrá un conjunto de ecuaciones algebraicas cuya resolución permitirá obtener los coeficientes de reflexión y transmisión buscados. Para plantear el sistema de ecuaciones adecuado, será necesario tener una descripción de las características ópticas de los materiales empleados, la orientación de los ejes ópticos en cada caso, y los posibles ángulos de incidencia. Se realizará un tratamiento matricial de modo que el paquete MatLab permite su inversión de manera inmediata. Se desarrollará una interfaz sencilla, realizada con MatLab, que permita al usuario introducir sin dificultad los datos correspondientes a los materiales de los medios incidente y transmitido, la orientación en espacial del o de los ejes ópticos, de la longitud de onda de trabajo y del ángulo de incidencia del haz de luz, con los que la aplicación realizará los cálculos. Los coeficientes de reflexión y refracción obtenidos serán representados gráficamente en función del ángulo de incidencia. Así mismo se representarán los ángulos transmitidos y reflejados en función del de incidencia. Todo ello de esta forma, que resulte sencilla la interpretación de los datos por parte del usuario. ABSTRACT. The reason for this project is to study the behavior of light when light crosses different media of different materials, isotropic materials and uniaxial anisotropic materials. For this, a previous study is necessary where the boundary conditions apply to Maxwell equations at the interface between two media which can be isotropic and anisotropic. If both materials are isotropic, the Fresnel ccoefficients of reflection and refraction are used to solve the problem. The aim of this work is to generalize a study when light crosses from an isotropic media to a uniaxial anisotropic media, where its axis have arbitrary directions, and vicecersa. The system consisting of two materials with axis in arbitrary directions are also being studied. Once the specific boundary conditions are known in each case, a set of algebraic equations are obtained whose solution allows obtaining the reflection coefficients and refraction coefficients. It is necessary to have a description of the optical characteristics of the materials used; of the directions axis in each case and the possible angle of incidence. A matrix is proposed for later treatment in Matlab that allows the immediate inversion. A simple interface will de developed, manufactured with Matlab, that allows the user to enter data easily corresponding to the incident media and transmission media of the different materials, the special axis directions, the wavelength and the angle of incidence of the light beam. This data is used by the application to perform the necessary calculations to solve the problem. When reflection coefficients and refraction coefficients are obtained, the application draws the graphics in function of the angle of incidence. Also transmitted and reflected angles depending on the incidence are represented. This is to perform a data representation which is a simple interpretation of the user data.

Desarrollo de un sistema automático de detección de disgrafías en niños de 4 a 5 años

La escritura es una actividad psicomotora muy importante en el desarrollo infantil. Tanto es así que su correcto aprendizaje condicionará el futuro de una persona, pues estará presente en todo tipo de situaciones cotidianas. La disgrafía es el término utilizado para referirse a los problemas relacionados con la escritura, y se manifiesta cuando la escritura de un determinado sujeto es ilegible o lenta como resultado de un aprendizaje fallido de los procesos motores de la escritura. Estos problemas intentan resolverse durante el desarrollo infantil mediante diferentes pruebas que miden las capacidades visomotoras de los niños basándose en criterios de forma (número y posición correcta de trazos). Sin embargo, a lo largo de los años estos criterios han demostrado no ser totalmente precisos en la detección prematura de posibles casos de disgrafía. Por ello, en este proyecto se ha desarrollado una aplicación que ayuda a ampliar la fiabilidad de los test actuales, utilizando un criterio cinemático. Esta aplicación, desarrollada para una tableta Android, muestra al niño una serie de figuras que él debe copiar en la tableta haciendo uso de un lápiz óptico. Los trazos registrados por la aplicación son analizados para valorar aspectos como la fluidez, continuidad y regularidad, ampliando así la fiabilidad de los test actuales, lo que permite desechar falsos positivos y detectar irregularidades que antes no podían ser detectadas. La aplicación desarrollada ha sido validada con un total de ocho niños de cuatro años y siete meses de media de edad, confirmando que cumple con las expectativas planteadas. ABSTRACT. Writing is a very important psychomotor activity in child development because it will be present in all kinds of everyday situations; therefore its proper learning will determine the future of the individual. Dysgraphia is the term used to refer to the problems related to writing, and it takes place when a particular person’s writing is unreadable or slow-moving as a result of a failed learning of writing motor processes. These problems are usually detected by different tests that measure children’s visual motor abilities based on shape criteria (correct number and position of strikes). However, over the years these criteria haven’t proved to be completely accurate in the early detection of possible cases of dysgraphia. Therefore, in this project is presented an application that extends the reliability of current test, using a kinematic approach. This application, developed for an Android tablet, displays a series of figures that the child must copy to the tablet by using a stylus. Strokes recorded by the application are then analyzed to assess aspects such as fluidity, continuity and regularity, expanding the reliability of the current test, discarding false positives created by the conventional criteria and detecting irregularities that previously could not be detected. The developed application has been validated with a total of eight children about four years and seven months in average age, confirming that the application fulfills the initial expectations.

INTERVENÇÕES LÚDICAS COM MÃES DE RECÉM-NASCIDOS PRÉ-TERMO HOSPITALIZADOS

Esta pesquisa investiga a influência de intervenções lúdicas na diminuição da ansiedade materna com mães de recém-nascidos pré-termo hospitalizados, em um hospital universitário da Grande São Paulo. São estudadas 30 mães que tiveram parto prematuro, com faixa etária entre 16 e 40 anos e escolaridade até 2º grau, por meio de estudo avaliativo-interventivo-evolutivo. Inicia-se por uma entrevista psicológica semidirigida, com o objetivo de traçar o histórico gestacional, seguida de aplicação da Escala de Ansiedade, Depressão e Irritabilidade IDA, visando identificar o nível de ansiedade materna e do Inventário de Percepção Neonatal IPN-I para verificar a expectativa das mães em relação ao comportamento de choro, alimento e vômito de seus bebês pré-termo. A seguir são efetuadas intervenções grupais lúdicas em 16 encontros, um a cada semana, de 60 minutos, segundo modelo piagetiano, que estimula processos afetivosemocionais e cognitivos. Os dados relativos ao histórico gestacional revelam que 75% das mães encontram-se na segunda gestação e já sofreram aborto ou óbito fetal; têm ida de gestacional média de 31 semanas; peso médio do bebê ao nascer de 1.640g. e tempo de internação médio de 39,93 dias. Na análise do IDA em relação à ansiedade, 75% delas apresentam escore de alta intensidade (11,25), também alto quanto à depressão (10); o escore médio (3,73) da irritabilidade exteriorizada acompanha o da irritabilidade interiorizada (3,23). A correlação entre depressão e ansiedade indica que uma reação emocional segue a outra, não havendo diferença significativa importante entre ambas (p=0,306). O IPN-I comprova que as 30 mães têm expectativas em relação ao próprio filho similares aos bebês em geral, mostrando escores médios de 8,63 e 9,20, respectivamente, confirmados pelo escore 10,0 apontado em 75% da amostra, o que configura uma alta expectativa quanto aos aspectos de sono, alimentação e vômito dos bebês. A análise qualitativa revela que a criação de grupos lúdicos mostra-se favorável, com alta adesão e motivação das mães, favorecendo a diminuição da ansiedade, a adaptação à realidade vivida e a interação mãe-bebê de forma saudável durante a internação. O estudo apresenta a trajetória interventiva de três casos emblemáticos de diferentes níveis de ansiedade, ilustrando esta evolução. Estes dados sugerem que esta modalidade de intervenção caracterize-se como uma medida de prevenção, promoção e preservação da saúde física e psíquica da mãe e do recémnascido prematuro, com repercussões na família e na sociedade.(AU)

INTERVENÇÕES LÚDICAS COM MÃES DE RECÉM-NASCIDOS PRÉ-TERMO HOSPITALIZADOS

Esta pesquisa investiga a influência de intervenções lúdicas na diminuição da ansiedade materna com mães de recém-nascidos pré-termo hospitalizados, em um hospital universitário da Grande São Paulo. São estudadas 30 mães que tiveram parto prematuro, com faixa etária entre 16 e 40 anos e escolaridade até 2º grau, por meio de estudo avaliativo-interventivo-evolutivo. Inicia-se por uma entrevista psicológica semidirigida, com o objetivo de traçar o histórico gestacional, seguida de aplicação da Escala de Ansiedade, Depressão e Irritabilidade IDA, visando identificar o nível de ansiedade materna e do Inventário de Percepção Neonatal IPN-I para verificar a expectativa das mães em relação ao comportamento de choro, alimento e vômito de seus bebês pré-termo. A seguir são efetuadas intervenções grupais lúdicas em 16 encontros, um a cada semana, de 60 minutos, segundo modelo piagetiano, que estimula processos afetivosemocionais e cognitivos. Os dados relativos ao histórico gestacional revelam que 75% das mães encontram-se na segunda gestação e já sofreram aborto ou óbito fetal; têm ida de gestacional média de 31 semanas; peso médio do bebê ao nascer de 1.640g. e tempo de internação médio de 39,93 dias. Na análise do IDA em relação à ansiedade, 75% delas apresentam escore de alta intensidade (11,25), também alto quanto à depressão (10); o escore médio (3,73) da irritabilidade exteriorizada acompanha o da irritabilidade interiorizada (3,23). A correlação entre depressão e ansiedade indica que uma reação emocional segue a outra, não havendo diferença significativa importante entre ambas (p=0,306). O IPN-I comprova que as 30 mães têm expectativas em relação ao próprio filho similares aos bebês em geral, mostrando escores médios de 8,63 e 9,20, respectivamente, confirmados pelo escore 10,0 apontado em 75% da amostra, o que configura uma alta expectativa quanto aos aspectos de sono, alimentação e vômito dos bebês. A análise qualitativa revela que a criação de grupos lúdicos mostra-se favorável, com alta adesão e motivação das mães, favorecendo a diminuição da ansiedade, a adaptação à realidade vivida e a interação mãe-bebê de forma saudável durante a internação. O estudo apresenta a trajetória interventiva de três casos emblemáticos de diferentes níveis de ansiedade, ilustrando esta evolução. Estes dados sugerem que esta modalidade de intervenção caracterize-se como uma medida de prevenção, promoção e preservação da saúde física e psíquica da mãe e do recémnascido prematuro, com repercussões na família e na sociedade.(AU)

In situ atomic force microscopy study of Alzheimer’s β-amyloid peptide on different substrates: New insights into mechanism of β-sheet formation

We have applied in situ atomic force microscopy to directly observe the aggregation of Alzheimer’s β-amyloid peptide (Aβ) in contact with two model solid surfaces: hydrophilic mica and hydrophobic graphite. The time course of aggregation was followed by continuous imaging of surfaces remaining in contact with 10–500 μM solutions of Aβ in PBS (pH 7.4). Visualization of fragile nanoscale aggregates of Aβ was made possible by the application of a tapping mode of imaging, which minimizes the lateral forces between the probe tip and the sample. The size and the shape of Aβ aggregates, as well as the kinetics of their formation, exhibited pronounced dependence on the physicochemical nature of the surface. On hydrophilic mica, Aβ formed particulate, pseudomicellar aggregates, which at higher Aβ concentration had the tendency to form linear assemblies, reminiscent of protofibrillar species described recently in the literature. In contrast, on hydrophobic graphite Aβ formed uniform, elongated sheets. The dimensions of those sheets were consistent with the dimensions of β-sheets with extended peptide chains perpendicular to the long axis of the aggregate. The sheets of Aβ were oriented along three directions at 120° to each other, resembling the crystallographic symmetry of a graphite surface. Such substrate-templated self-assembly may be the distinguishing feature of β-sheets in comparison with α-helices. These studies show that in situ atomic force microscopy enables direct assessment of amyloid aggregation in physiological fluids and suggest that Aβ fibril formation may be driven by interactions at the interface of aqueous solutions and hydrophobic substrates, as occurs in membranes and lipoprotein particles in vivo.