858 resultados para IT Security, Internet, Personal Firewall, Security Mechanism, Security System, Security Threat, Security Usability, Security Vulnerability
Resumo:
Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalmbricas para aplicaciones de altas prestaciones, y computacin distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autnomos distribuidos de altas prestaciones (por sus siglas en ingls, High-Performance Autonomous Distributed Systems (HPADS)), as como su evolucin hacia el procesamiento de alta resolucin. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energtica, la capacidad de cmputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptacin, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluacin. Esta clase de sistemas suele formar parte de sistemas ms complejos llamados sistemas ciber-fsicos (por sus siglas en ingls, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones mdicas, fabricacin, o aplicaciones aeroespaciales, entre otras muchas. Para el diseo de este tipo de sistemas, aspectos tales como la confiabilidad, la definicin de modelos de computacin, o el uso de metodologas y/o herramientas que faciliten el incremento de la escalabilidad y de la gestin de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus caractersticas pueden ser aplicables en el campo de los CPSs, as como en la propuesta de un nuevo diseo de plataforma de altas prestaciones que se ajuste mejor a los nuevos y ms exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripcin, implementacin y validacin de la plataforma propuesta, as como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseo de la plataforma propuesta se enumeran a continuacin: Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energtico y capacidad de cmputo. Propuesta de tcnicas de gestin del consumo de energa en cada etapa del perfil de trabajo de la plataforma. Propuestas para la inclusin de reconfiguracin dinmica y parcial de la FPGA (por sus siglas en ingls, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecucin y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, as como en la adquisicin y comunicacin de los mismos, adems de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas estn migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas hbridos hardware-software que incluyen varios procesadores, o varios procesadores y lgica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en ingls, System on Chip (SoC)) que incluyen procesadores embebidos y lgica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energtico, precio, capacidad de cmputo y flexibilidad. Estos buenos resultados son an mejores cuando las aplicaciones tienen altos requisitos de cmputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como nico procesador, as como un diseo compatible con la plataforma para redes de sensores inalmbricas desarrollada en el Centro de Electrnica Industrial de la Universidad Politcnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opcin en cuanto a consumo y cantidad de recursos integrados, cuando adems, permite el uso de reconfiguracin dinmica y parcial. Es importante resaltar que aunque los valores de consumo son los mnimos para esta familia de componentes, la potencia instantnea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autnoma, y en la mayora de los casos alimentados por bateras. Por esta razn, es necesario incluir en el diseo estrategias de ahorro energtico para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentacin de forma que slo aquellos elementos que sean estrictamente necesarios permanecern alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operacin y as optimizar enormemente el consumo de energa. El hecho de apagar la FPGA para ahora energa durante los periodos de inactividad, supone la prdida de la configuracin, puesto que la memoria de configuracin es una memoria voltil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguracin total de la plataforma una vez encendida, en este trabajo, se incluye una tcnica para la compresin del archivo de configuracin de la FPGA, de forma que se consiga una reduccin del tiempo de configuracin y por ende de la energa consumida. Aunque varios de los requisitos de diseo pueden satisfacerse con el diseo de la plataforma HiReCookie, es necesario seguir optimizando diversos parmetros tales como el consumo energtico, la tolerancia a fallos y la capacidad de procesamiento. Esto slo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral est centrada en el diseo de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cmputo, Confiabilidad y Consumo de energa) para la mejora de estos parmetros por medio de un uso dinmico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicacin tipo bus, preparada para dar soporte para la gestin dinmica de los recursos internos de la FPGA en tiempo de ejecucin gracias a la inclusin de reconfiguracin dinmica y parcial. Gracias a esta capacidad de reconfiguracin parcial, es posible adaptar los niveles de capacidad de procesamiento, energa consumida o tolerancia a fallos para responder a las demandas de la aplicacin, entorno, o mtricas internas del dispositivo mediante la adaptacin del nmero de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseo de la arquitectura, su implementacin en la plataforma HiReCookie, as como en otra familia de FPGAs, y su validacin por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: Proponer una metodologa basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en ingls, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecucin, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el cdigo de aplicacin. Proponer un diseo y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinmica dependiendo bien de parmetros externos o bien de parmetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura sern posibles gracias a la reconfiguracin dinmica y parcial de aceleradores hardware en tiempo real. Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimizacin de las transacciones en rfaga de datos hacia los aceleradores. Aprovechar las ventajas ofrecidas por la aceleracin lograda por mdulos puramente hardware para conseguir una mejor eficiencia energtica. Ser capaces de cambiar los niveles de redundancia de hardware de forma dinmica segn las necesidades del sistema en tiempo real y sin cambios para el cdigo de aplicacin. Proponer una capa de abstraccin entre el cdigo de aplicacin y el uso dinmico de los recursos de la FPGA. El diseo en FPGAs permite la utilizacin de mdulos hardware especficamente creados para una aplicacin concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propsito general. Adems, algunas FPGAs permiten la reconfiguracin dinmica y parcial de ciertas partes de su lgica en tiempo de ejecucin, lo cual dota al diseo de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de aadir bloques prediseados y poder formar sistemas en chip de una forma ms o menos directa. Sin embargo, la forma en la que estos mdulos hardware estn organizados dentro de la arquitectura interna ya sea esttica o dinmicamente, o la forma en la que la informacin se intercambia entre ellos, influye enormemente en la capacidad de cmputo y eficiencia energtica del sistema. De la misma forma, la capacidad de cargar mdulos hardware bajo demanda, permite aadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseo de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseo de un bloque hardware no es slo su propio diseo, sino tambin el diseo de sus interfaces, y en algunos casos de los drivers software para su manejo. Adems, al aadir ms bloques, el espacio de diseo se hace ms complejo, y su programacin ms difcil. Aunque la mayora de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en ingls, Intelectual Property) comerciales y plantillas para ayudar al diseo de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestin dinmica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computacin, consumo energtico y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solucin de compromiso entre estos tres parmetros. Mediante el uso de la reconfiguracin dinmica y parcial y una mejora en la transmisin de los datos entre la memoria principal y los aceleradores, es posible dedicar un nmero variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variacin en el tiempo del nmero de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleracin, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero ptimo de recursos para una tarea mejora el consumo energtico ya que bien es posible disminuir la potencia instantnea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos lmites lgicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el cdigo de aplicacin. A este respecto, se incluyen distintos niveles de transparencia: Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el cdigo de aplicacin sufra ningn cambio. Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el cdigo de aplicacin. Transparencia a la replicacin: es posible usar mltiples instancias de un mismo mdulo bien para aadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el cdigo de aplicacin cambie. Transparencia a la posicin: la posicin fsica de los mdulos hardware es arbitraria para su direccionamiento desde el cdigo de aplicacin. Transparencia a los fallos: si existe un fallo en un mdulo hardware, gracias a la redundancia, el cdigo de aplicacin tomar directamente el resultado correcto. Transparencia a la concurrencia: el hecho de que una tarea sea realizada por ms o menos bloques es transparente para el cdigo que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos lneas diferentes. En primer lugar, con el diseo de la plataforma HiReCookie y en segundo lugar con el diseo de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuacin. Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o Divisin de la arquitectura en distintas islas de alimentacin. o Implementacin de los diversos modos de bajo consumo y polticas de despertado del nodo. o Creacin de un archivo de configuracin de la FPGA comprimido para reducir el tiempo y el consumo de la configuracin inicial. Diseo de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computacin y modos de ejecucin inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un nmero variable de bloques de hilos por cada unidad de ejecucin. o Estructura para optimizar las transacciones de datos en rfaga proporcionando datos en cascada o en paralelo a los distinto mdulos incluyendo un proceso de votado por mayora y operaciones de reduccin. o Capa de abstraccin entre el procesador principal que incluye el cdigo de aplicacin y los recursos asignados para las diferentes tareas. o Arquitectura de los mdulos hardware reconfigurables para mantener la escalabilidad aadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterizacin online de las tareas para proporcionar informacin a un mdulo de gestin de recursos para mejorar la operacin en trminos de energa y procesamiento cuando adems se opera entre distintos nieles de tolerancia a fallos. El documento est dividido en dos partes principales formando un total de cinco captulos. En primer lugar, despus de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseo de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energtico y se muestran casos de uso de la plataforma as como pruebas de validacin del diseo. La segunda parte del documento describe la arquitectura reconfigurable, su implementacin en varias FPGAs, y pruebas de validacin en trminos de capacidad de procesamiento y consumo energtico, incluyendo cmo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los captulos a lo largo del documento son los siguientes: El captulo 1 analiza los principales objetivos, motivacin y aspectos tericos necesarios para seguir el resto del documento. El captulo 2 est centrado en el diseo de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energa. El captulo 3 describe la arquitectura reconfigurable ARTICo3. El captulo 4 se centra en las pruebas de validacin de la arquitectura usando la plataforma HiReCookie para la mayora de los tests. Un ejemplo de aplicacin es mostrado para analizar el funcionamiento de la arquitectura. El captulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y lneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. Performance transparency: the system must reconfigure itself as load changes. Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. Location transparency: resources are accessed with no knowledge of their location by the application code. Failure transparency: task must be completed despite a failure in some components. Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.
Resumo:
La Ley General de Sanidad 14/1986 de 25 de Abril posibilit el trnsito del antiguo modelo de Seguridad Social al actual modelo de Sistema Nacional de Salud (SNS), financiado con impuestos y de cobertura prcticamente universal. Desde entonces se han producido profundos cambios en el sistema que culminaron en el ao 2002 con la descentralizacin total de competencias en materia de salud en las Comunidades Autnomas. La regulacin nacional de competencias en materia de salud se realiza desde el Consejo Interterritorial del Sistema Nacional de Salud, organismo que agrupa a los mximos responsables autonmicos en materia de salud de cada Comunidad Autnoma y que tiene entre otras, la responsabilidad de evitar las desigualdades en servicios sanitarios dentro del territorio nacional. La creacin y competencias del Consejo Interterritorial quedan recogidas en la Ley 16/2003 de 28 de mayo de Cohesin de la calidad del Sistema Nacional de Salud. La cartera de servicios comunes del SNS se establece en el Real Decreto 1030/2006 de 15 de Septiembre, actualizando el Real Decreto 63/1995 de 20 de enero sobre Ordenacin de las prestaciones sanitarias, resultando del actual marco legislativo con la descentralizacin de competencias y gestin de los presupuestos un horizonte de posible variabilidad en los modelos de gestin de cada CCAA, que, si bien deben garantizar la universalidad de las prestaciones, tambin ofrece una diversidad de modalidades de gestionar los recursos en materia de salud. En cuanto al estado de salud de los espaoles, destacar que la esperanza de vida al nacer se sita en 79,9 aos, superior a la media europea, 78,3 aos, y la esperanza de vida ajustada por incapacidad fue en 2002 de 72,6 aos en Espaa respecto a los 70,8 de la UE. Segn cifras del propio Ministerio de Sanidad, la percepcin de la salud de los ciudadanos fue positiva para un 73% de los hombres y un 63,2 de las mujeres. Alrededor del 60% de la poblacin tiene un peso normal y la morbilidad sita en los primeros lugares las enfermedades del aparato circulatorio, el cncer y las enfermedades del aparato respiratorio (CIE-9). El gasto sanitario en Espaa, es un captulo presupuestario importante, al situarse en torno al 7,5 del P.I.B, y los recursos e inversiones presentan aparentes desigualdades autonmicas. Los modelos de gestin y dependencia patrimonial de los recursos, variables entre Autonomas, plantean la necesidad de monitorizar un seguimiento que permita evaluar en los prximos diez aos el impacto de la descentralizacin de competencias del Sistema. La estructura del Sistema tiene dos niveles asistenciales mayoritarios, atencin primaria y especializada, absorbiendo la atencin especializada la mayor parte del presupuesto. El incremento del gasto sanitario y la universalidad de las prestaciones han condicionado en gran medida la implantacin de modelos de gestin diferentes a los tradicionales. Esta situacin no es exclusiva del Estado Espaol. En los Estados del entorno de la Unin Europea, el Consejo de Ministros de Sanidad de la UE en su sesin celebrada los das 1 y 2 de Junio de 200625 concluyeron un documento que recoge los valores y principios comunes de los sistemas sanitarios de los pases de la Unin Europea, resaltando los principios y valores de los sistemas sanitarios como soporte estructural de dichos estados. Como conclusin, en este momento (2007) el Sistema Nacional de Salud Espaol, est inmerso en un proceso de trasformacin orientado a garantizar la eficiencia de las prestaciones de manera responsable, es decir, ofertar al ciudadano la mejor calidad de servicios al mnimo coste.
Resumo:
Thesis (Ph.D.)--University of Washington, 2016-04
Resumo:
Dissertao de Natureza Cientfica para obteno do grau de Mestre em Engenharia Civil
Resumo:
Com a crescente dependncia do ciberespao, considerado o quinto domnio, necessrio que, para garantir a segurana dos sistemas de informao, as organizaes civis como o Centro Nacional de Cibersegurana ou o Gabinete Nacional de Segurana e as organizaes militares como o Estado-Maior General das Foras Armadas ou o Centro de Ciberdefesa, detenham um slido conhecimento situacional do mesmo. Para alcanar este objetivo fundamental que estas mesmas organizaes colaborem de modo a desenvolver uma capacidade de prevenir e recuperar de ataques que possam ocorrer nesse domnio atravs de uma observao contnua do mesmo contribuindo, assim, para a sua proteo, preveno, mitigao, resposta e para a sua recuperao. Deste modo, uma vez que os sistemas de informao so mais vulnerveis por estarem ligados em rede, apresentam potenciais riscos para as organizaes pondo em causa a sua segurana. Por conseguinte, antecipar os eventuais problemas que podero ocorrer nesses sistemas contribui para o desenvolvimento e implementao de medidas para proteger a informao. Sendo assim, e conforme outras organizaes, tambm a Marinha est ligado em rede, pelo que est sujeita a este tipo de ameaa. Com o presente trabalho, pretende-se abordar o tema do Conhecimento Situacional do Ciberespao e mostrar a sua importncia para o tema atravs da compreenso do modo como pode influenciar a conduo das misses atribudas s UN bem como as unidades em terra. Pretende-se identificar se existe uma organizao a bordo das UN que, em articulao com comandos em terra, possa garantir que, num determinado teatro de operaes, o que se passa no ciberespao de interesse para a misso, tanto a nvel ttico como a nvel operacional, acionvel. Pretende-se, ainda, em alinhamento com o conceito de capacidade caracterizar o que que a Marinha tem desenvolvido neste contexto relativamente a doutrina, organizao, estrutura, formao assim como treino.
Resumo:
Reports of increasing numbers of obese Australian children and adolescents have raised the alarm to be proactive in reducing this so called epidemic. It has evoked a call for greater emphasis on teaching physical education in schools, as a measure for attaining fitness not only with obese students but for all students. This paper emphasises how preservice teachers need to be a key target for implementing physical education (PE) reform in schools, as many primary teachers will be generalists and may not be confident enough to implement PE effectively. Through a review of existing literature, teaching practices essential for the effective promotion and implementation of PE were identified under six broad categories: personal-professional skills development, addressing system requirements, pedagogical practices, managing student behaviour, providing feedback to students, and reflecting on practice. Subsequently, the development of these practices in preservice teachers is considered in the context of a university-school collaboration where preservice teachers taught physical education to primary school students for one day per week over a four week period. These authentic teaching experiences provided the preservice teachers with vital opportunities to put theory into practice and interact with real-world students. Self-evaluative data from 38 of these preservice teachers, in the form of a five-part Likert scale survey and extended response survey, demonstrated that they were able to develop the majority of the essential teaching practices identified by literature. In particular, the preservice teachers developed self efficacy, enthusiasm, and motivation for teaching PE, facets which are often found to be lacking in generalist primary teachers and yet are essential if childrens perceptions and habits regarding physical activity are to be changed.
Resumo:
Polyethylene is the most widely used synthetic polymer in the world. Most polyethylene is made with Ziegler-Natta catalysts. Polyethylenes for special applications are made with metallocenes, which are nowadays heavily patented. It is laborious therefore, to develop new metallocenes. The aim of this work was to investigate the feasibility of replacing the cyclopentadienyl ligands of metallocenes by aminopyridinato ligands without losing the good properties of the metallocenes, such as high activity and formation of linear polymer. The subject was approached by studying what kind of catalysts the metallocenes are and how they catalyze polyethylene. The polymerization behavior of metallocenes was examined by synthesizing a piperazino substituted indenyl zirconocene catalyst and comparing its polymerization data with that of the indenyl zirconocene catalyst. On the basis of their isolobality, it was thought that aminopyridinato ligands might replace cyclopentadienyl ligands. It was presumed that the polymerization mechanism and the active center in ethylene polymerization would be similar for aminopyridinato and metallocene catalysts. Titanium aminopyridinato complexes were prepared and their structures determined to clarify the relationship between structure of the catalyst precursor and polymerization results. The ethylene polymerization results for titanium 2-phenylaminopyridinato catalysts and titanocene catalysts were compared.
Resumo:
Even though the concept of incentive has become very popular in Finnish welfare politics since the economic crisis of the 1990s, the content of this concept is not clear. Fundamentally, it is a matter of controlling the behaviour of individuals to accord with the authorities' objectives and interests in gaining cooperative benefits. As early as in Plato's Republic, citizens were encouraged to use their abilities and skills in a way most beneficial to the society. Similarly, in today's welfare society citizens are urged to produce common goods and distribute welfare to enable a better life for all through cooperation. The fundamental question is to what extent society can shape individuals' preferences with incentives, and encourage them without external coercion to choose actions beneficial for both the society and the individuals themselves. The objective of the incentive institution is to gain cooperative benefits, but there are different views on how it should be implemented. For example, the incentive system in the Finnish welfare society includes several economic and social conceptions which adjust the distribution of welfare. From an economic perspective, the objective of the incentive system is economic efficiency, while from a social perspective it is the securing of social rights and citizens' equality. The market mechanism, for example, can at best lead to economically efficient activity, but it might sacrifice fairness and equality. In this research, the idea of activation policy expands to cover normative and social incentives, in addition to the economic factors affecting human choice and social actions. Desirable co-living and meaningful cooperation have some prerequisites. We need the expanded idea of activation to study them, and to maintain them in society. The themes discussed in all the ten chapters aim at evaluating the preconditions of a just society. This study provides tools to examine the changes in the welfare state, also from the viewpoint of normative ethics. This offers a morally and conceptually wider perspective than a normative viewpoint of economics alone. In terms of the values of our welfare society, it makes a difference how the relationship between the legalities of economics and citizens' well-being is understood. The research asks whether economic benefits to the society should be allowed to supersede the principles of human dignity Key words:incentives, activation policy, morality, social philosophy, social justice, policy paradigm
Resumo:
This thesis work focuses on the role of TGF-beta family antagonists during the development of mouse dentition. Tooth develops through an interaction between the dental epithelium and underlying neural crest derived mesenchyme. The reciprocal signaling between these tissues is mediated by soluble signaling molecules and the balance between activatory and inhibitory signals appears to be essential for the pattern formation. We showed the importance of Sostdc1 in the regulation of tooth shape and number. The absence of Sostdc1 altered the molar cusp patterning and led to supernumerary tooth formation both in the molar and incisor region. We showed that initially, Sostdc1 expression is in the mesenchyme, suggesting that dental mesenchyme may limit supernumerary tooth induction. We tested this in wild-type incisors by minimizing the amount of mesenchymal tissue surrounding the incisor tooth germs prior to culture in vitro. The cultured teeth phenocopied the extra incisor phenotype of the Sostdc1-deficient mice. Furthermore, we showed that minimizing the amount of dental mesenchyme in cultured Sostdc1-deficient incisors caused the formation of additional de novo incisors that resembled the successional incisor development resulting from activated Wnt signaling. Sostdc1 seemed to be able to inhibit both mesenchymal BMP4 and epithelial canonical Wnt signaling, which thus allows Sostdc1 to restrict the enamel knot size and regulate the tooth shape and number. Our work emphasizes the dual role for the tooth mesenchyme as a suppressor as well as an activator during tooth development. We found that the placode, forming the thick mouse incisor, is prone to disintegration during initiation of tooth development. The balance between two mesenchymal TGF-beta family signals, BMP4 and Activin is essential in this regulation. The inhibition of BMP4 or increase in Activin signaling led to the splitting of the large incisor placode into two smaller placodes resulting in thin incisors. These two signals appeared to have different effects on tooth epithelium and the analysis of the double null mutant mice lacking Sostdc1 and Follistatin indicated that these TGF-beta inhibitors regulate the mutual balance of BMP and Activin in vivo. In addition, this work provides an alternative explanation for the issue of incisor identity published in Science by Tucker et al. in 1998 and proposes that the molar like morphology that can be obtained by inhibiting BMP signaling is due to partial splitting of the incisor placodes and not due to change in tooth identity from the incisor to the molar. This thesis work presents possible molecular mechanisms that may have modified the mouse dental pattern during evolution leading to the typical rodent dentition of modern mouse. The rodent dentition is specialized for gnawing and consists of two large continuously growing incisors and toothless diastema region separating the molars and incisors. The ancestors of rodents had higher number of more slender incisors together with canines and premolars. Additionally, murine rodents, which include the mouse, have lost their ability for tooth replacement. This work has revealed that the inhibitory molecules appear to play a role in the tooth number suppression by delineating the spatial and temporal action of the inductive signals. The results suggest that Sostdc1 plays an essential role in several stages of tooth development through the regulation of both the BMP and Wnt pathway. The work shows a dormant sequential tooth forming potential present in wild type mouse incisor region and gives a new perspective on tooth suppression by dental mesenchyme. It reveals as well a novel mechanism to create a large mouse incisor through the regulation of mesenchymal balance between inductive and inhibitory signals.
Resumo:
Slip-weakening is one of the characteristics of geological materials under certain loadings. Non-uniform rock structure may exist in the vicinity of the slip surface for a rock slope. Some portion of the slip surface may be penetrated but the other not. For the latter case, the crack or the fault surface will undergo shear deformation before it becomes a successive surface under a certain loading. As the slipped portion advances,slip-weakening occurs over a distance behind the crack tip. In the weakening zone, the shear strength will decrease from its peak value to residual friction level. The stress will redistribute along the surface of crack and in the weakening zone. Thus the changed local stress concentration leads the crack to extend and the ratio of penetration of the slip surface to increase. From the view of large-scale for the whole slip surface, the shear strength will decrease due to the damage of interior rock structure, and the faulted rock behaves as a softening material. Such a kind of mechanism performs in a large number of practical landslides in the zones experienced strong earthquakes. It should be noted that the mechanism mentioned above is different from that of the breakage of structural clay,in which the geological material is regarded as a medium containing structural lumps and structural bands. In this paper, the softening behavior of a faulted rock should be regarded as a comprehensive result of the whole complicated process including slip-weakening, redistribution of stress, extension of crack tip, and the penetration of the slip surface. This process is accompanied by progressive failure and abrupt structural damage. The size of slip-weakening zone is related to the undergoing strain. Once the relative slide is initiated (local or integrated), the effect of slip-weakening will behave in a certain length behind the crack tip until the formation of the whole slip surface.
Resumo:
Paper was revised on 2009-11-11.-- Published as article in: Rationality and Society (2009), 21(2), 1-24.
Resumo:
[ES] Las nuevas tecnologas han supuesto una gran oportunidad para mejorar la gestin empresarial. Recientemente el telfono mvil est ofreciendo grandes posibilidades a nivel comercial: ha incorporado televisin, cmara, radio, chat y ahora se estn introduciendo las empresas en el campo de la publicidad a travs del mvil y en otros pases tambin en la venta por el mvil. Pese a la proliferacin de trabajos sobre distribucin comercial y sobre comercio electrnico, los trabajos que exploran las posibilidades y retos del telfono mvil y que lo comparan con Internet para la compraventa son escasos.
Resumo:
Surface reaction methodology was implicated in the optimization of hexavalent chromium removal onto lignin with respect to the process parameters. The influence of altering the conditions for removal of chromium(VI), for instance; solution pH, ionic strength, initial concentration, the dose of biosorbent, presence of other metals (Zn and Cu), presence of salts and biosorption-desorption studies, were investigated. It was found that the biosorption capacity of lignin depends on solution pH, with a maximum biosorption capacity for chromium at pH 2. Experimental equilibrium data were fitted to five different isotherm models by non-linear regression method, however, the biosorption equilibrium data were well interpreted by the Freundlich isotherm. The maximum biosorption capacities (q(max)) obtained using Dubinin-Radushkevich and Khan isotherms for Cr(VI) biosorption are 31.6 and 29.1 mg/g. respectively. Biosorption showed pseudo second order rate kinetics at different initial concentrations of Cr(VI). The intraparticle diffusion study indicated that film diffusion may be involved in the current study. The percentage removal of chromium on lignin decreased significantly in the presence of NaHCO3 and K2P2O7 salts. Desorption data revealed that nearly 70% of the Cr(VI) adsorbed on lignin could be desorbed using 0.1 M NaOH. It was evident that the biosorption mechanism involves the attraction of both hexavalent chromium (anionic) and trivalent chromium (cationic) onto the surface of lignin. (C) 2011 Elsevier B.V. All rights reserved.
Resumo:
Cette thse porte sur lappropriation dInternet par les visiteurs des centres daccs public cette technologie installs par le gouvernement et les ONG au Chili au dbut des annes 2000. Limplantation de ces centres sinsre dans une politique officielle daccs une technologie qui est considre comme un outil de dveloppement. Les autorits sappuient sur un discours plus large qui fait rfrence la Socit de linformation et au besoin de la population de participer adquatement celle-ci; laccs et la matrise des technologies de linformation et communication, et en particulier lInternet, permettrait aux personnes de bnficier des avantages de cette nouvelle socit. Conscients que ce nest pas toute la population qui peut sabonner un service dInternet domicile, les tlcentres aideraient les personnes faible revenu le faire. Au niveau thorique, nous avons mobilis certaines notions lies aux tudes sur les usages des technologies. Plus spcifiquement, nous nous sommes servis du modle de lappropriation qui se penche sur la construction des significations que font les personnes de lusage dune technologie. Ce modle montre la complexit du processus et les facteurs dordre personnel et social qui entrent en jeu. Selon ce modle, le contexte social est cl pour comprendre la construction de la signification sur lusage. Nous faisons aussi rfrence dautres tudes qui se penchent sur les diffrents moments de lappropriation : la domestication, les propos de Michel de Certeau et la sociopolitique des usages. Finalement, nous proposons de considrer certains facteurs qui peuvent avoir une influence dans le processus dappropriation, tels que les reprsentations des usagers, le contexte socio-conomique, le rseau dappui et le genre. Dun point de vue mthodologique, tant donn que nous voulions explorer un phnomne sans pour autant faire de gnralisations, nous avons utilis une dmarche qualitative et comme stratgie de recherche, lethnographie. Nous avons visit 5 tlcentres dans 4 villes ou villages de diffrentes rgions du Chili. Nous avons fait des observations et des entrevues semi-ouvertes avec des usagers, des responsables des tlcentres et les responsables des rseaux de tlcentres. La thse montre la complexit du processus dappropriation et la spcificit de lappropriation dInternet dans les centres daccs public. Nous avons constat comment les relations interpersonnelles le rseau dappui- jouent un des rles les plus importants dans le processus de rapprochement au centre et la technologie, ainsi que dans le processus dapprentissage et dusage mme. Nous avons constat galement que la construction de la signification de lusage est troitement lie au contexte et aux expriences de vie des personnes. Un mme usage na pas la mme signification pour tous nos interviews : pour certains, le clavardage peut tre seulement une activit de loisir et pour quelquun dautre, un outil de dveloppement personnel et motionnel. Les projections sur les usages futurs ne sont pas les mmes non plus chez les adultes et chez les plus jeunes, ces derniers tant davantage conscients de lInternet comme un outil de travail. Linterprtation de lusage diffre aussi entre les hommes et les femmes (plus que les usages mmes): certaines femmes voient dans lusage dInternet et dans la participation au tlcentre une activit qui les fait sortir de leur rle typique de femme au foyer. Finalement, nous avons observ que la signification de lusage nest pas seulement construite partir de lexprience personnelle immdiate; les usages des autres sont toujours valus par les visiteurs des tlcentres.
Resumo:
El estudio se realiz en 2014 para establecer la prevalencia de los factores de riesgo psicosocial en el personal civil y militar en una unidad militar de Bogot D.C. De una poblacin universo de 632 funcionarios, se tom por muestreo probabilstico aleatorio a 264 funcionarios a quienes se les aplic los cuestionarios para la evaluacin de Factores de Riesgo Psicosocial Intralaboral, extralaboral, sntomas de estrs y la ficha de datos sociodemogrficos y ocupacionales, de la Batera de Instrumentos del Ministerio de Trabajo Colombia [1]. El estudio permiti establecer que los niveles de riesgo con sntomas de estrs son altos; el 61,74% presenta riesgo Muy alto y Alto, el 15,53% riesgo medio y 22.73% riesgo Bajo y Muy bajo. El riesgo ms alto lo presentan los oficiales, seguido del personal civil y suboficiales. De mantenerse las condiciones actuales sin intervencin fcilmente podran incrementarse y de acuerdo con el modelo sistmico expuesto por Villalobos 2005, se podran asociar a respuestas de estrs [2], por tanto se recomienda implementar un Sistema de Vigilancia Epidemiolgica para riesgo psicosocial con base en los diagnsticos y sistema de gestin en seguridad y salud en el trabajo, donde se involucre personal con diagnstico de patologa mental.
