Turing, Kasparov and the future

The 'Turing 100' Conference in Manchester was the main event of the Turing Centenary Year in 2012. This is a report and reflection on Kasparov's popular talk. Within it, he explained how Turing and influenced computer chess, his career and the chess community. Kasparov also played Chessbase's 'TURING' emulation of Turing's second paper chess engine, here labelled 'AT2'. Quasi Turing-tests, computer contributions to world championship chess, and suspected cheating in chess are also mentioned.

Designing single event upset mitigation techniques for large SRAM-Based FPGA components

This thesis presents the study and development of fault-tolerant techniques for programmable architectures, the well-known Field Programmable Gate Arrays (FPGAs), customizable by SRAM. FPGAs are becoming more valuable for space applications because of the high density, high performance, reduced development cost and re-programmability. In particular, SRAM-based FPGAs are very valuable for remote missions because of the possibility of being reprogrammed by the user as many times as necessary in a very short period. SRAM-based FPGA and micro-controllers represent a wide range of components in space applications, and as a result will be the focus of this work, more specifically the Virtex® family from Xilinx and the architecture of the 8051 micro-controller from Intel. The Triple Modular Redundancy (TMR) with voters is a common high-level technique to protect ASICs against single event upset (SEU) and it can also be applied to FPGAs. The TMR technique was first tested in the Virtex® FPGA architecture by using a small design based on counters. Faults were injected in all sensitive parts of the FPGA and a detailed analysis of the effect of a fault in a TMR design synthesized in the Virtex® platform was performed. Results from fault injection and from a radiation ground test facility showed the efficiency of the TMR for the related case study circuit. Although TMR has showed a high reliability, this technique presents some limitations, such as area overhead, three times more input and output pins and, consequently, a significant increase in power dissipation. Aiming to reduce TMR costs and improve reliability, an innovative high-level technique for designing fault-tolerant systems in SRAM-based FPGAs was developed, without modification in the FPGA architecture. This technique combines time and hardware redundancy to reduce overhead and to ensure reliability. It is based on duplication with comparison and concurrent error detection. The new technique proposed in this work was specifically developed for FPGAs to cope with transient faults in the user combinational and sequential logic, while also reducing pin count, area and power dissipation. The methodology was validated by fault injection experiments in an emulation board. The thesis presents comparison results in fault coverage, area and performance between the discussed techniques.

The rite of passage from regular to connoisseur consumer: the role of the taste transformation ritual in the specialty coffee context

Apesar de o campo da cultura de consumo ter abordado o papel do ritual no consumo, definindo e descrevendo este constructo e explicando suas dimensões, significados culturais, elementos, componentes e práticas, assim como revelando a diferenciação nas práticas dos consumidores, nenhuma pesquisa ainda identificou como os consumidores, por meio de práticas de ritual, estabelecem e manipulam suas próprias diferenciações em relação a outros consumidores durante o rito de passagem deles de uma categoria cultural de pessoa para outra. Tendo como base conceitos-chaves da teoria sobre ritual, minha pesquisa aborda o papel do ritual no consume de apreciação. Conduzindo um estudo etnográfico sobre consumo de apreciação de cafés especiais, eu realizei uma imersão no campo, visitando e observando consumidores em cafeterias independentes de destaque na América do Norte – Toronto, Montreal, Seattle e Nova York – de agosto de 2013 a julho de 2014. Eu também realizei uma imersão no contexto de cafés especiais no Brasil em Belo Horizonte e São Paulo, de agosto de 2014 a janeiro de 2015, para comparar e contrastar as culturas de consume de cafés especiais de Brasil, Estados Unidos e Canadá. Eu usei entrevistas longas, observação participante, netnografia, introspecção e análise histórica de artigos de jornais para coletar os dados, que foram interpretados utilizando a abordagem hermenêutica, comparando os consumidores em diferentes estágios durante o rito de passagem de apreciação. Para estender meu entendimento sobre o consumo de apreciação, eu também coletei dados sobre o contexto de consumo de vinho. Nesta tese, eu introduzo a ideia de ritual de transformação do gosto, teorizando sobre o processo do rito de passagem de apreciação, que converte consumidores regulares em consumidores apreciadores. Minha pesquisa revela que consumidores apreciadores são amadores em diferentes estágios do rito de passagem de apreciação. Eles se transformam pelo estabelecimento e reforço de oposições entre o consume de massa e de apreciação. O ritual de transformação do gosto envolve os seguintes elementos: (1) variação nas escolhas de produtos de alta qualidade, (2) o lugar para realizar a degustação, (3) o momento da degustação, (4) o ato de degustar, (5) investimento de tempo e dinheiro, (6) aumento do capital subcultural e social, (7) perseverança no rito de passagem. Os consumidores apreciadores participam da comunidade de consumo de apreciação. Essa comunidade heterogênea é composta por profissionais excelentes, apreciadores e consumidores regulares. As forças que direcionam a comunidade, de acordo com o que foi identificado no estudo, são a produção de capital social e subcultural, emulação do profissional e das práticas de ritual de consumo, tensões de performance entre os membros da comunidade, amizade comercial e jogo de status. Eu desenvolvo uma ampla consideração teórica que desenvolve e estende um número de conceitos em relação a ritual e consumo, gosto, comunidade heterogênea e consumidores apreciadores.

Os limites do desenho institucional: uma investigação empírica dos mecanismos da influência presidencial sobre as agências reguladoras independentes no Governo Federal brasileiro

O trabalho investiga empiricamente o tema da influência presidencial sobre as agências reguladoras independentes (ARIs) no Governo Federal brasileiro, no período 1997-2014, como foco nos processos de nomeação para os cargos de direção destes órgãos, por meio de um método misto de caráter sequencial, combinando técnicas qualitativas e quantitativas. Primeiramente, utilizando a técnica do process tracing, uma análise histórico-comparativa da gênese e consolidação das dez ARIs federais no Brasil busca demonstrar a importância das hipóteses do credible commitment e da emulação institucional como variáveis explicativas da adoção do modelo. Em seguida, a influência política presidencial sobre as ARIs é mensurada analisando-se o padrão das vacâncias de cargos de direção, taxas de conclusão de mandato, bem, como o processo de aprovação das indicações presidenciais pelo Senado Federal. Por fim, são analisados os dados empíricos relativos ao perfil dos nomeados para cargos de direção nas ARIs no período estudado, incluindo variáveis como filiação partidária e qualificação profissional, buscando-se ainda verificar indícios de existência de trade-off entre estas duas dimensões.

H-N2N : uma arquitetura hierárquica escalável para ambientes de realidade mista de grande porte

In this work, we propose a solution to solve the scalability problem found in collaborative, virtual and mixed reality environments of large scale, that use the hierarchical client-server model. Basically, we use a hierarchy of servers. When the capacity of a server is reached, a new server is created as a sun of the first one, and the system load is distributed between them (father and sun). We propose efficient tools and techniques for solving problems inherent to client-server model, as the definition of clusters of users, distribution and redistribution of users through the servers, and some mixing and filtering operations, that are necessary to reduce flow between servers. The new model was tested, in simulation, emulation and in interactive applications that were implemented. The results of these experimentations show enhancements in the traditional, previous models indicating the usability of the proposed in problems of all-to-all communications. This is the case of interactive games and other applications devoted to Internet (including multi-user environments) and interactive applications of the Brazilian Digital Television System, to be developed by the research group. Keywords: large scale virtual environments, interactive digital tv, distributed

Simulador computacional para poços de petróleo com método de elevação artificial por bombeio mecânico

This work proposes a computer simulator for sucker rod pumped vertical wells. The simulator is able to represent the dynamic behavior of the systems and the computation of several important parameters, allowing the easy visualization of several pertinent phenomena. The use of the simulator allows the execution of several tests at lower costs and shorter times, than real wells experiments. The simulation uses a model based on the dynamic behavior of the rod string. This dynamic model is represented by a second order partial differencial equation. Through this model, several common field situations can be verified. Moreover, the simulation includes 3D animations, facilitating the physical understanding of the process, due to a better visual interpretation of the phenomena. Another important characteristic is the emulation of the main sensors used in sucker rod pumping automation. The emulation of the sensors is implemented through a microcontrolled interface between the simulator and the industrial controllers. By means of this interface, the controllers interpret the simulator as a real well. A "fault module" was included in the simulator. This module incorporates the six more important faults found in sucker rod pumping. Therefore, the analysis and verification of these problems through the simulator, allows the user to identify such situations that otherwise could be observed only in the field. The simulation of these faults receives a different treatment due to the different boundary conditions imposed to the numeric solution of the problem. Possible applications of the simulator are: the design and analysis of wells, training of technicians and engineers, execution of tests in controllers and supervisory systems, and validation of control algorithms

Caracterização geológico-geotécnica aplicada à instalação de postos de combustíveis em Rio Claro (SP)

Pós-graduação em Geociências e Meio Ambiente - IGCE

Investigação de estratégias de controle digital para regulação de velocidade e emulação da dinâmica de turbinas hidráulicas, com implementação e testes experimentais em uma micromáquina de 10 KVA

Devido não ser comum o estudo de sistemas de potência em plantas reais como usinas hidrelétricas por causa dos riscos e custos que envolvem sua operação, dá-se preferência pela realização computacional de modelos matemáticos desse tipo de planta na resolução de problemas, desenvolvimento de novas tecnologias e formação de recursos humanos. No entanto, modelos realizados computacionalmente não proveem a experiência, visual, auditiva e tátil que um modelo físico real pode oferecer. Portanto, neste trabalho, apresenta-se a descrição e a modelagem de um sistema de geração em escala reduzida de 10kVA, que é um sistema físico real, composto por um motor CC, um gerador síncrono e transformadores, chamado também de sistema micromáquina, o qual faz parte da infraestrutura do Laboratório de Engenharia Elétrica da UFPA. Para este sistema, por intermédio deste trabalho de mestrado e do trabalho de mestrado de Moraes (2011), foram desenvolvido subsistemas eletrônicos e computacionais de acionamento, automação e controle para operá-lo de forma segura resultando em uma excelente plataforma didática para dar suporte às pesquisas em dinâmica e controle de sistemas de potência, bem como o desenvolvimento de trabalhos acadêmicos e de ensino. Nesse mesmo contexto, é apresentada uma proposta de técnica de emulação de turbina hidráulica, tendo como base o controle de potência aplicado ao motor CC do sistema micromáquina. Tal técnica foi desenvolvida principalmente com o propósito de dar suporte ao estudo e desenvolvimento de técnicas de regulação de velocidade de turbinas hidráulicas. Consequentemente, também é apresenta uma proposta de um regulador de velocidade digital para turbinas hidráulicas baseado na estrutura canônica RST de controle digital, cujos parâmetros são projetados por duas técnicas de projeto estudadas neste trabalho: o método de alocação polinomial de polos e o projeto de compensadores por atraso de fase pelo método de resposta em frequência para sistemas discretos. Logo para comprovar a eficácia das ferramentas de hardware, software e teóricas desenvolvidas neste trabalho, resultados de experimentos realizados no sistema micromáquina são apresentados e analisados.

Aplicação de controle com modos deslizantes em sistemas com atraso na aquisição de dados

Pós-graduação em Engenharia Elétrica - FEIS

Desenvolvimento de um sistema de gerenciamento de energia (EMS - Energy Management System) para a rede elétrica inteligente (Smart Grid)

Pós-graduação em Engenharia Elétrica - FEIS

Many-Core Architectures: Hardware-Software Optimization and Modeling Techniques

During the last few decades an unprecedented technological growth has been at the center of the embedded systems design paramount, with Moore’s Law being the leading factor of this trend. Today in fact an ever increasing number of cores can be integrated on the same die, marking the transition from state-of-the-art multi-core chips to the new many-core design paradigm. Despite the extraordinarily high computing power, the complexity of many-core chips opens the door to several challenges. As a result of the increased silicon density of modern Systems-on-a-Chip (SoC), the design space exploration needed to find the best design has exploded and hardware designers are in fact facing the problem of a huge design space. Virtual Platforms have always been used to enable hardware-software co-design, but today they are facing with the huge complexity of both hardware and software systems. In this thesis two different research works on Virtual Platforms are presented: the first one is intended for the hardware developer, to easily allow complex cycle accurate simulations of many-core SoCs. The second work exploits the parallel computing power of off-the-shelf General Purpose Graphics Processing Units (GPGPUs), with the goal of an increased simulation speed. The term Virtualization can be used in the context of many-core systems not only to refer to the aforementioned hardware emulation tools (Virtual Platforms), but also for two other main purposes: 1) to help the programmer to achieve the maximum possible performance of an application, by hiding the complexity of the underlying hardware. 2) to efficiently exploit the high parallel hardware of many-core chips in environments with multiple active Virtual Machines. This thesis is focused on virtualization techniques with the goal to mitigate, and overtake when possible, some of the challenges introduced by the many-core design paradigm.

Scaling Ceramic Provenience at Lydian Sardis, Western Turkey

We present a multistage strategy to define the scale and geographic distribution of 'local' ceramic production at Lydian Sardis based on geochemical analysis (NAA) of a large diverse ceramic sample (n = 281). Within the sphere of local ceramic production, our results demonstrate an unusual pattern of reliance on a single resource relative to other contemporary Iron Age centers. When our NAA results are combined with legacy NAA provenience data for production centers in Western Anatolia, we can differentiate ceramic emulation from exchange, establish probable proveniences for the non-local component of the dataset, and define new non-local groups with as yet no known provenience. (C) 2012 Elsevier Ltd. All rights reserved.

FPGA BASED DESIGN FOR ACCELERATED FAULT-TESTING OF INTEGRATED CIRCUITS

In the past few decades, integrated circuits have become a major part of everyday life. Every circuit that is created needs to be tested for faults so faulty circuits are not sent to end-users. The creation of these tests is time consuming, costly and difficult to perform on larger circuits. This research presents a novel method for fault detection and test pattern reduction in integrated circuitry under test. By leveraging the FPGA's reconfigurability and parallel processing capabilities, a speed up in fault detection can be achieved over previous computer simulation techniques. This work presents the following contributions to the field of Stuck-At-Fault detection: We present a new method for inserting faults into a circuit net list. Given any circuit netlist, our tool can insert multiplexers into a circuit at correct internal nodes to aid in fault emulation on reconfigurable hardware. We present a parallel method of fault emulation. The benefit of the FPGA is not only its ability to implement any circuit, but its ability to process data in parallel. This research utilizes this to create a more efficient emulation method that implements numerous copies of the same circuit in the FPGA. A new method to organize the most efficient faults. Most methods for determinin the minimum number of inputs to cover the most faults require sophisticated softwareprograms that use heuristics. By utilizing hardware, this research is able to process data faster and use a simpler method for an efficient way of minimizing inputs.