Optimización de Arquitecturas de Procesamiento Digital de Señales en Lógica Programable para Aplicaciones en Vuelos No Tripulados

En dispositivos electrónicos de última generación destinados a funciones de comunicación o control automático, los algoritmos de procesamiento digital de señales trasladados al hardware han ocupado un lugar fundamental. Es decir el estado de arte en el área de las comunicaciones y control puede resumirse en algoritmos basados en procesamiento digital de señales. Las implementaciones digitales de estos algoritmos han sido estudiadas en áreas de la informática desde hace tiempo. Sin embargo, aunque el incremento en la complejidad de los algoritmos modernos permite alcanzar desempeños atractivos en aplicaciones específicas, a su vez impone restricciones en la velocidad de operación que han motivado el diseño directamente en hardware de arquitecturas para alto rendimiento. En este contexto, los circuitos electrónicos basados en lógica programable, principalmente los basados en FPGA (Field-Programmable Gate Array), permiten obtener medidas de desempeño altamente confiables que proporcionan el acercamiento necesario hacia el diseño electrónico de circuitos para aplicaciones específicas “ASIC-VLSI” (Application Specific Integrated Circuit - Very Large Scale Integration). En este proyecto se analiza el diseño y la implementación de aquitecturas electrónicas para el procesamiento digital de señales, con el objeto de obtener medidas reales sobre el comportamiento del canal inalámbrico y su influencia sobre la estimación y el control de trayectoria en vehículos aéreos no tripulados (UAV, Unmanned Aerial Vehicle). Para esto se propone analizar un dispositivo híbrido basado en microcontroladores y circuitos FPGA y sobre este mismo dispositivo implementar mediante algoritmo un control de trayectoria que permita mantener un punto fijo en el centro del cuadro de una cámara de video a bordo de un UAV, que sea eficiente en términos de velocidad de operación, dimensiones y consumo de energía.

Optimisation of a surface mount technology process using a SnAgCu lead-free alloy

The impending introduction of lead-free solder in the manufacture of electrical and electronic products has presented the electronics industry with many challenges. European manufacturers must transfer from a tin-lead process to a lead-free process by July 2006 as a result of the publication of two directives from the European Parliament. Tin-lead solders have been used for mechanical and electrical connections on printed circuit boards for over fifty years and considerable process knowledge has been accumulated. Extensive literature reviews were conducted on the topic and as a result it was found there are many implications to be considered with the introduction of lead-free solder. One particular question that requires answering is; can lead-free solder be used in existing manufacturing processes? The purpose of this research is to conduct a comparative study of a tin-lead solder and a lead-free solder in two key surface mount technology (SMT) processes. The two SMT processes in question were the stencil printing process and the reflow soldering process. Unreplicated fractional factorial experimental designs were used to carry out the studies. The quality of paste deposition in terms of height and volume were the characteristics of interest in the stencil printing process. The quality of solder joints produced in the reflow soldering experiment was assessed using x-ray and cross sectional analysis. This provided qualitative data that was then uniquely scored and weighted using a method developed during the research. Nested experimental design techniques were then used to analyse the resulting quantitative data. Predictive models were developed that allowed for the optimisation of both processes. Results from both experiments show that solder joints of comparable quality to those produced using tin-lead solder can be produced using lead-free solder in current SMT processes.

Análisis y diseño de filtros apilados basados en resonadores acústicos

Durant els últims anys la demanda de filtres pas banda de ràdio freqüència, de reduïdes dimensions, lleugers i d'elevades prestacions destinats a sistemes de comunicacions inalàmbriques s'ha incrementat de forma significativa. Aquests sistemes principalment són els sistemes de telefonia mòbil de tercera generació UMTS y el sistema de navegació GPS. Els filtres actuals, basats en ressonadors SAW (Surface Acoustic Wave), tenen unes dimensions reduïdes però estan limitats en freqüència (3 GHz) i la seva tecnologia no és compatible amb les tecnologies estàndards de circuits integrats. Per aquestes raons s'espera que els filtres basats en ressonadors BAW (Bulk Acoustic Wave) substitueixin als SAW. Els dos tenen dimensions similars, però els filtres BAW poden funcionar a freqüències superiors a 3 GHz, poden treballar amb nivells de potència majors, i és important destacar el fet que la seva tecnologia és compatible amb les tecnologies estàndards de circuits integrats. La investigació en l'àmbit dels filtres BAW s'ha centrat en millorar els processos tecnològics i la qualitat dels materials, però s'ha treballat poc en l'adaptació de les tècniques sistemàtiques de disseny de filtres a les particularitats d'aquesta tecnologia, per tant el principal objectiu d'aquest treball és presentar mètodes sistemàtics per al disseny de filtres BAW, centrant-se en l'estudi d’estructures apilades.

Diseño de antenas UHF para aplicaciones RFID

Aquest projecte es basa en l'estudi, disseny i avaluació d'antenes per a aplicacions RFID a la banda UHF. Les etiquetes RFID estan compostes per un xip i una antena que han de presentar una bona adaptació per a aconseguir màxima transferència de potència. Els dos objectius principals en els diferents fases de disseny de cada antena han estat optimitzar les seves dimensions, i incrementar l'ample de banda.

Disseny i muntatge d'un mòdul d'entrades digitals per comunicació modbus

Actualment l’exigència i la competitivitat del mercat, obliguen les industries a modernitzar-se i automatitzar tots els seus processos productius. En aquests processos les dades i paràmetres de control són dades fonamentals a verificar. Amb aquest treball final de carrera, es pretén realitzar un mòdul d’entrades digitals, per tal de gestionar les dades rebudes d’un procés automatitzat. L’objectiu d’aquest TFC ha estat dissenyar un mòdul d’entrades digitals capaç de gestionar dades de qualsevol tipus de procés automatitzat i transmetre-les a un mestremitjançant un bus de comunicació Modbus. El projecte però, s’ha centrat en el cas específic d’un procés automatitzat per al tractament de la fusta. El desenvolupament d’aquest sistema, comprèn el disseny del circuit, la realització de la placa, el software de lectura de dades i la implementació del protocol Modbus. Tot el mòdul d’entrades està controlat per un microcontrolador PIC 18F4520. El disseny és un sistema multiplataforma per tal d’adaptar-se a qualsevol procés automàtic i algunes de les seves característiques més rellevants són: entrades aïllades multitensió, control de fugues, sortides a relé, i memòria externa de dades, entre altres. Com a conclusions cal dir que s’han assolit els objectius proposats amb èxit. S’ha aconseguit un disseny robust, fiable, polivalent i altament competitiu en el mercat. A nivell acadèmic, s’han ampliat els coneixements en el camp del disseny i de la programació.

Residual thermomechanical stresses in thinned-chip assemblies

A new technology for the three-dimensional (3-D) stacking of very thin chips on a substrate is currently under development within the ultrathin chip stacking (UTCS) Esprit Project 24910. In this work, we present the first-level UTCS structure and the analysis of the thermomechanical stresses produced by the manufacturing process. Chips are thinned up to 10 or 15 m. We discuss potentially critical points at the edges of the chips, the suppression of delamination problems of the peripheral dielectric matrix and produce a comparative study of several technological choices for the design of metallic interconnect structures. The purpose of these calculations is to give inputs for the definition of design rules for this technology. We have therefore undertaken a programme that analyzes the influence of sundry design parameters and alternative development options. Numerical analyses are based on the finite element method.

A time-domain method for the analysis of thermal impedance response preserving the convolution form

The study of the thermal behavior of complex packages as multichip modules (MCM¿s) is usually carried out by measuring the so-called thermal impedance response, that is: the transient temperature after a power step. From the analysis of this signal, the thermal frequency response can be estimated, and consequently, compact thermal models may be extracted. We present a method to obtain an estimate of the time constant distribution underlying the observed transient. The method is based on an iterative deconvolution that produces an approximation to the time constant spectrum while preserving a convenient convolution form. This method is applied to the obtained thermal response of a microstructure as analyzed by finite element method as well as to the measured thermal response of a transistor array integrated circuit (IC) in a SMD package.

ASSESSMENT OF BIOAVAILABILITY OF HEAVY METALS AFTER VERMICOMPOSTING IN THE PRESENCE OF ELECTRONIC WASTE

ABSTRACT Heavy metals contained in electronic waste, if discarded improperly, can become bioavailable after vermicomposting, posing a risk to the environment. Small-scale vermicomposting experiments were carried out with printed circuit boards (PCBs) to investigate the migration of heavy metals (Cu, Pb, Zn, Ni, and Sn) to the final compost, as well as the mobility and bioavailability of these metals. High total levels of Pb, Sn and Cu in samples of manure with electronic waste (MEW) and vegetables with electronic waste (VEW) were detected. Based on the initial metal levels in the PCBs and their concentration in the resulting compost, the order of migration of these metals to the MEW and VEW samples was Sn (23.1 %)>Pb (18.4 %)>Ni (4.63 %)>Zn (0.46 %)>Cu (0.14 %) and Sn (24.3 %)>Pb (23.6 %)>Ni (11.33 %)>Zn (1.76 %)>Cu (0.60 %), respectively. Mobility and bioavailability of these metals in the compost were evaluated by three-stage sequential extraction, where F1 was the exchangeable fraction, F2 the organic fraction and F3 the residual fraction. The bioavailability factor (BF) was calculated by the ratio of the sum of fractions F1 and F2 divided by the total sum of the fractions (F1 + F2 + F3). The highest bioavailability factor (BF = 0.92) was found for Pb, the heavy metal considered the greatest environmental concern in this study, indicating the high mobility and the possibility of becoming bioavailable of this metal.

Via-configurable transistor array: a regular design technique to improve ICs yield

Process variations are a major bottleneck for digital CMOS integrated circuits manufacturability and yield. That iswhy regular techniques with different degrees of regularity are emerging as possible solutions. Our proposal is a new regular layout design technique called Via-Configurable Transistors Array (VCTA) that pushes to the limit circuit layout regularity for devices and interconnects in order to maximize regularity benefits. VCTA is predicted to perform worse than the Standard Cell approach designs for a certain technology node but it will allow the use of a future technology on an earlier time. Ourobjective is to optimize VCTA for it to be comparable to the Standard Cell design in an older technology. Simulations for the first unoptimized version of our VCTA of delay and energy consumption for a Full Adder circuit in the 90 nm technology node are presented and also the extrapolation for Carry-RippleAdders from 4 bits to 64 bits.

Ramp-up mallin rakentaminen globaaliin valmistukseen

Työn lopputulos on kuvaus mallista, jonka avulla tuotteen ylösajoavoidaan tukea valmistuspaikasta riippumatta. Mallin tavoitteena on saavuttaa uuden tuotteen ylösajossa asiakaslaadun ja saannon nopea nouseminen hyväksyttävälle tasolle. Mallin rakentaminen suoritetaan tutkimallanykytilannetta kohdeyrityksessa ja työn tavoitteeseen sopivaa teoriaa.Nykytilanteen tutkimus käsittää kohdeyrityksen keskeisimmät toiminnot, jotka ovat (1) tuotanto, (2) asiakaspalvelu ja (3) tehdyt tuotesiirrot. Työn tavoitetta tukevaksi teoriakentäksi vahvistui tietojohtamisen teoriakenttä tiedon siirtämiseen osalta. Teorian avulla huomattiin, että siirrettävä tieto on havainnollista ja siksi ei aseta haasteita tiedon muokkaamiselle sähköisesti siirrettävään muotoon. Malli koostuu kolmesta päämoduulista ja yhdestä alimoduulista. Tiedon kerääminen jaettiin kolmeen itsenäiseen päämoduuliin ja jokaiselle moduulille annettiin omistaja kohdeyrityksessä, koska jako auttaa tiedon keräämisen hallintaa ja edelleen kehittämistä. Prosessi sisältää paljon ihmistyötä vaativaa tiedon keräämistä. Tämän johdosta luonteva jatko työlle on kehittää kohdeyrityksen nykyistä tiedon keräämistä ja hyödyntämistä.

FPGA-Based Control Design for Power Electronic Applications

Tehoelektoniikkalaitteella tarkoitetaan ohjaus- ja säätöjärjestelmää, jolla sähköä muokataan saatavilla olevasta muodosta haluttuun uuteen muotoon ja samalla hallitaan sähköisen tehon virtausta lähteestä käyttökohteeseen. Tämä siis eroaa signaalielektroniikasta, jossa sähköllä tyypillisesti siirretään tietoa hyödyntäen eri tiloja. Tehoelektroniikkalaitteita vertailtaessa katsotaan yleensä niiden luotettavuutta, kokoa, tehokkuutta, säätötarkkuutta ja tietysti hintaa. Tyypillisiä tehoelektroniikkalaitteita ovat taajuudenmuuttajat, UPS (Uninterruptible Power Supply) -laitteet, hitsauskoneet, induktiokuumentimet sekä erilaiset teholähteet. Perinteisesti näiden laitteiden ohjaus toteutetaan käyttäen mikroprosessoreja, ASIC- (Application Specific Integrated Circuit) tai IC (Intergrated Circuit) -piirejä sekä analogisia säätimiä. Tässä tutkimuksessa on analysoitu FPGA (Field Programmable Gate Array) -piirien soveltuvuutta tehoelektroniikan ohjaukseen. FPGA-piirien rakenne muodostuu erilaisista loogisista elementeistä ja niiden välisistä yhdysjohdoista.Loogiset elementit ovat porttipiirejä ja kiikkuja. Yhdysjohdot ja loogiset elementit ovat piirissä kiinteitä eikä koostumusta tai lukumäärää voi jälkikäteen muuttaa. Ohjelmoitavuus syntyy elementtien välisistä liitännöistä. Piirissä on lukuisia, jopa miljoonia kytkimiä, joiden asento voidaan asettaa. Siten piirin peruselementeistä voidaan muodostaa lukematon määrä erilaisia toiminnallisia kokonaisuuksia. FPGA-piirejä on pitkään käytetty kommunikointialan tuotteissa ja siksi niiden kehitys on viime vuosina ollut nopeaa. Samalla hinnat ovat pudonneet. Tästä johtuen FPGA-piiristä on tullut kiinnostava vaihtoehto myös tehoelektroniikkalaitteiden ohjaukseen. Väitöstyössä FPGA-piirien käytön soveltuvuutta on tutkittu käyttäen kahta vaativaa ja erilaista käytännön tehoelektroniikkalaitetta: taajuudenmuuttajaa ja hitsauskonetta. Molempiin testikohteisiin rakennettiin alan suomalaisten teollisuusyritysten kanssa soveltuvat prototyypit,joiden ohjauselektroniikka muutettiin FPGA-pohjaiseksi. Lisäksi kehitettiin tätä uutta tekniikkaa hyödyntävät uudentyyppiset ohjausmenetelmät. Prototyyppien toimivuutta verrattiin vastaaviin perinteisillä menetelmillä ohjattuihin kaupallisiin tuotteisiin ja havaittiin FPGA-piirien mahdollistaman rinnakkaisen laskennantuomat edut molempien tehoelektroniikkalaitteiden toimivuudessa. Työssä on myösesitetty uusia menetelmiä ja työkaluja FPGA-pohjaisen säätöjärjestelmän kehitykseen ja testaukseen. Esitetyillä menetelmillä tuotteiden kehitys saadaan mahdollisimman nopeaksi ja tehokkaaksi. Lisäksi työssä on kehitetty FPGA:n sisäinen ohjaus- ja kommunikointiväylärakenne, joka palvelee tehoelektroniikkalaitteiden ohjaussovelluksia. Uusi kommunikointirakenne edistää lisäksi jo tehtyjen osajärjestelmien uudelleen käytettävyyttä tulevissa sovelluksissa ja tuotesukupolvissa.

Fabrication and characterization of silicon position sensitive particle detectors

Position sensitive particle detectors are needed in high energy physics research. This thesis describes the development of fabrication processes and characterization techniques of silicon microstrip detectors used in the work for searching elementary particles in the European center for nuclear research, CERN. The detectors give an electrical signal along the particles trajectory after a collision in the particle accelerator. The trajectories give information about the nature of the particle in the struggle to reveal the structure of the matter and the universe. Detectors made of semiconductors have a better position resolution than conventional wire chamber detectors. Silicon semiconductor is overwhelmingly used as a detector material because of its cheapness and standard usage in integrated circuit industry. After a short spread sheet analysis of the basic building block of radiation detectors, the pn junction, the operation of a silicon radiation detector is discussed in general. The microstrip detector is then introduced and the detailed structure of a double-sided ac-coupled strip detector revealed. The fabrication aspects of strip detectors are discussedstarting from the process development and general principles ending up to the description of the double-sided ac-coupled strip detector process. Recombination and generation lifetime measurements in radiation detectors are discussed shortly. The results of electrical tests, ie. measuring the leakage currents and bias resistors, are displayed. The beam test setups and the results, the signal to noise ratio and the position accuracy, are then described. It was found out in earlier research that a heavy irradiation changes the properties of radiation detectors dramatically. A scanning electron microscope method was developed to measure the electric potential and field inside irradiated detectorsto see how a high radiation fluence changes them. The method and the most important results are discussed shortly.

Laajakaistainen Vivaldi-antennielementti

Diplomityössä suunniteltiin, rakennettiin ja mitattiin laajakaistainen antennielementti lineaariseen antenniryhmään. Elementti toimii mikroaaltoalueella, ja sen kaistanleveys on noin 4,8:1. Elementti koostuu kaksipuolisesta eksponentiaalisesti taperoidusta rakoantennista eli Vivaldi-antennista ja laajakaistaisesta siirtymästä liuskajohdosta kaksipuoliseen rakojohtoon. Elementin koko pienimmällä käyttötaajuudella on noin 0,31 lambda kertaa 0,34 lambda, josta antennitorven koko on vain noin 0,21 lambda kertaa 0,21 lambda. Elementti suunniteltiin HFSS-simulointiohjelman avulla ja rakennettiin kahdesta erillisestä piirilevystä puristamalla nämä yhteen alumiinisella kehyksellä. Mittauksilla varmistettiin elementin toiminta ja simulointien luotettavuus. Osoitettiin, että elementti voidaan suunnitella simulointiohjelman avulla ja rakentaa työssä käytetyllä tavalla. Osoitettiin myös, että tarvittavaa mitoitussimulointien määrää voidaan vähentää yhdistämällä erikseen mitoitetut rakoantenni ja siirtymä. Lisäksi simuloinnein osoitettiin, että elementti toimii myös ryhmässä ja että sen toimintaa voidaan parantaa kehyksen avulla.

A System-Level Simulation Model for a Protocol Processor

As the development of integrated circuit technology continues to follow Moore’s law the complexity of circuits increases exponentially. Traditional hardware description languages such as VHDL and Verilog are no longer powerful enough to cope with this level of complexity and do not provide facilities for hardware/software codesign. Languages such as SystemC are intended to solve these problems by combining the powerful expression of high level programming languages and hardware oriented facilities of hardware description languages. To fully replace older languages in the desing flow of digital systems SystemC should also be synthesizable. The devices required by modern high speed networks often share the same tight constraints for e.g. size, power consumption and price with embedded systems but have also very demanding real time and quality of service requirements that are difficult to satisfy with general purpose processors. Dedicated hardware blocks of an application specific instruction set processor are one way to combine fast processing speed, energy efficiency, flexibility and relatively low time-to-market. Common features can be identified in the network processing domain making it possible to develop specialized but configurable processor architectures. One such architecture is the TACO which is based on transport triggered architecture. The architecture offers a high degree of parallelism and modularity and greatly simplified instruction decoding. For this M.Sc.(Tech) thesis, a simulation environment for the TACO architecture was developed with SystemC 2.2 using an old version written with SystemC 1.0 as a starting point. The environment enables rapid design space exploration by providing facilities for hw/sw codesign and simulation and an extendable library of automatically configured reusable hardware blocks. Other topics that are covered are the differences between SystemC 1.0 and 2.2 from the viewpoint of hardware modeling, and compilation of a SystemC model into synthesizable VHDL with Celoxica Agility SystemC Compiler. A simulation model for a processor for TCP/IP packet validation was designed and tested as a test case for the environment.

Módulo eletrônico de controle para válvulas solenóides

This technical note describes a new and simple electronic circuit for driving solenoid valves. The circuit is based on a single integrated circuit DRV103, which is able to drive resistive or inductive loads up to 1.5 A. Switching of 12-V loads can be controlled by TTLlevel signals in two distinct steps. Initially, 12 V is applied during 110 ms, followed by 4.2 V RMS until the end of the activation TTL pulse. This mode of operation is particularly suitable to drive solenoids, because it requires a higher voltage to start and a lower maintenance voltage. By using this circuit, power consumption and heating are reduced and the solenoid lifetime is enhanced. Moreover, this circuit is specially appropriated to build computercontrolled solenoid valves systems.