847 resultados para behavioral flexibility
Resumo:
This paper explore how simulation results change with different choice of trade specification, and the strength of preference for traded variety by economic agent differs, utilizing two types of three-region, three-sector AGE model that includes the Armington-Krugman-Melitz Encompassing module based on Dixon and Rimmer (2012). Simulation experiments reveal that: (1) the Melitz-type specification does not always enhance effectiveness of a certain policy change more than the one obtained with the Krugman-type, especially when economic agents' preference for traded variety is not so strong; (2) there are likely to be points where the volumes of effects obtained with the Melitz-type exceed the ones with the Krugman-type; and (3) the preference of the producers, those who are in the sectors that exhibit increasing returns to scale, for traded variety might be the engine of explosive effects as suggested by Fujita, et al. (2000).
Resumo:
The airline industry is often unstable and unpredictable forcing airlines to restructure and create flexible strategies that can respond to external operating environmental changes. In turbulent and competitive environments, firms with higher flexibility perform better and the value of these flexibilities depends on factors of uncertainty in the competitive environment. A model is sought for and arrived at, that shows how an airline business model will function in an uncertain environment with the least reduction in business performance over time. An analysis of the business model flexibility of 17 Airlines from Asia, Europe and Oceania, that is done with core competence as the indicator reveals a picture of inconsistencies in the core competence strategy of certain airlines and the corresponding reduction in business performance. The performance variations are explained from a service oriented core competence strategy employed by airlines that ultimately enables them in having a flexible business model that not only increases business performance but also helps in reducing the uncertainties in the internal and external operating environments.
Resumo:
This work presents a method for the analysis of timber composite beams which considers the slip in the connection system, based on assembling the flexibility matrix of the whole structure. This method is based on one proposed by Tommola and Jutila (2001). This paper extends the method to the case of a gap between two pieces with an arbitrary location at the first connector, which notably broadens its practical application. The addition of the gap makes it possible to model a cracked zone in concrete topping, as well as the case in which forming produces the gap. The consideration of induced stresses due to changes in temperature and moisture content is also described, while the concept of equivalent eccentricity is generalized. This method has important advantages in connection with the current European Standard EN 1995-1-1: 2004, as it is able to deal with any type of load, variable section, discrete and non-regular connection systems, a gap between the two pieces, and variations in temperature and moisture content. Although it could be applied to any structural system, it is specially suited for the case of simple supported and continuous beams. Working examples are presented at the end, showing that the arrangement of the connection notably modifies shear force distribution. A first interpretation of the results is made on the basis of the strut and tie theory. The examples prove that the use of EC-5 is unsafe when, as a rule of thumb, the strut or compression field between the support and the first connector is at an angle with the axis of the beam of less than 60º.
Resumo:
Force sensors are used when interaction tasks are carried out by robots in general, and by climbing robots in particular. If the mechanics and electronics systems are contained inside the own robot, the robot becomes portable without external control. Commercial force sensors cannot be used due to limited space and weight. By selecting the links material with appropriate stiffness and placing strain gauges on the structure, the own robot flexibility can be used such as force sensor. Thus, forces applied on the robot tip can be measured without additional external devices. Only gauges and small internal electronic converters are necessary. This paper illustrates the proposed algorithm to achieve these measurements. Additionally, experimental results are presented.
Resumo:
La comprensión actual de la heterogeneidad de las empresas académico rendimiento en el entorno entra industria necesita un mayor desarrollo. Gestión estratégica y el discurso sobre la literatura empresarial necesita mayor explicación de por qué los modelos de negocio aparentemente similares en el mismo sector actúan de forma diferente. También qué factores del entorno sectorial y operativo determina el surgimiento y funcionamiento de los modelos de negocio sostenibles e innovadoras permanecen sin explorar. Un marco se conceptualiza acompañado de estudios de caso sobre la compañía aérea y las industrias de energía renovable. El estudio lleva a una visión basada en los recursos de los modelos de negocio que las empresas alcancen posiciones heterogéneas de recursos. Una explicación para la heterogeneidad firme desempeño que se busca por intermediación conocimiento que genera valor a partir de la utilización eficaz de los recursos de conocimientos adquiridos a entornos entra y inter-empresa. Un marco para la aparición de nuevos modelos de negocios verdes se conceptualiza y deducciones se obtienen mediante un estudio de caso sobre la base de la industria de biocombustibles de energías renovables para explicar la dinámica de los mercados verdes y cómo se puede crear valor sostenible y capturó e innovadora de los modelos de negocios verdes. El marco desarrollado proporciona una visión cíclica de la flexibilidad del modelo de negocio en la que se propaga la acumulación de recursos basada en el conocimiento del modelo de negocio a través de los ambientes dentro y inter-empresa. Estrategias de conocimiento de corretaje del resultado ambientes inter e dentro-firma en un mejor desempeño del modelo de negocio. La flexibilidad del modelo de negocio que adquiere está determinada por la eficiencia con la acumulación de recursos está alineado con su ambiente externo. Las características de la que el modelo de negocio alcanza ventajas competitivas, como la innovación y la flexibilidad se atribuyen a la heterogeneidad de los recursos. La investigación se extiende a la literatura orientación de servicio al conceptualizar y medir la orientación a servicios como un requisito clave para la innovación del modelo de negocio, mientras que aboga por la necesidad de identificar correctamente las competencias básicas de la empresa, especialmente relevante en el contexto de la empresa orientada a los servicios, donde la creación de valor requiere recursos y la prestación eficiente de los servicios. La investigación trata de llegar a una descripción de los modelos de negocio sostenibles verdes y argumenta que la innovación, la flexibilidad y la sostenibilidad son los tres habilitadores básicos de los cuales el concepto de modelo de negocio verde puede evolucionar la explotación de nuevos mecanismos de mercado y los mercados para crear y capturar valor en el mantenimiento de su innovadora ambiente externo. La investigación integra efectivamente los conceptos de corretaje de conocimientos y modelos de negocio a partir de un recurso basado en la acumulación de vista y al mismo tiempo llega a la heterogeneidad rendimiento de los modelos de negocio aparentemente similares dentro de la misma industria. La investigación indica cómo se producen perturbaciones del mercado en una industria como resultado de modelos de negocio innovador y flexible, y cómo los nuevos modelos de negocio evolucionan en base a estos trastornos. Avanza la comprensión de cómo la estrategia de núcleo competencia y la innovación del modelo de negocio construcciones se comportan en el esfuerzo de la empresa de servicios para obtener una ventaja competitiva sostenible. Los resultados tienen implicaciones en el rendimiento de las empresas que empiezan sin recursos distintos de los suyos, o que utilizan un modelo de negocio imitado, para lograr un mejor rendimiento a través de la evolución del modelo de negocio alineado con las exitosas estrategias de conocimiento de corretaje. Dicho marco puede permitir a las empresas a evaluar y elegir un modelo de negocio basado en la innovación, la flexibilidad, la sostenibilidad y las opciones para el cambio. La investigación se suma a la literatura acumulación de recursos, explicando cómo los recursos pueden ser efectivamente adquirida para crear valor. La investigación también se suma a la literatura empresarial verde, explicando cómo las empresas crear y capturar valor en los nuevos mecanismos dinámicos de mercado.
Resumo:
This work presents a behavioral-analytical hybrid loss model for a buck converter. The model has been designed for a wide operating frequency range up to 4MHz and a low power range (below 20W). It is focused on the switching losses obtained in the power MOSFETs. Main advantages of the model are the fast calculation time (below 8.5 seconds) and a good accuracy, which makes this model suitable for the optimization process of the losses in the design of a converter. It has been validated by simulation and experimentally with one GaN power transistor and three Si MOSFETs. Results show good agreement between measurements and the model
Resumo:
Esta tesis doctoral se centra principalmente en técnicas de ataque y contramedidas relacionadas con ataques de canal lateral (SCA por sus siglas en inglés), que han sido propuestas dentro del campo de investigación académica desde hace 17 años. Las investigaciones relacionadas han experimentado un notable crecimiento en las últimas décadas, mientras que los diseños enfocados en la protección sólida y eficaz contra dichos ataques aún se mantienen como un tema de investigación abierto, en el que se necesitan iniciativas más confiables para la protección de la información persona de empresa y de datos nacionales. El primer uso documentado de codificación secreta se remonta a alrededor de 1700 B.C., cuando los jeroglíficos del antiguo Egipto eran descritos en las inscripciones. La seguridad de la información siempre ha supuesto un factor clave en la transmisión de datos relacionados con inteligencia diplomática o militar. Debido a la evolución rápida de las técnicas modernas de comunicación, soluciones de cifrado se incorporaron por primera vez para garantizar la seguridad, integridad y confidencialidad de los contextos de transmisión a través de cables sin seguridad o medios inalámbricos. Debido a las restricciones de potencia de cálculo antes de la era del ordenador, la técnica de cifrado simple era un método más que suficiente para ocultar la información. Sin embargo, algunas vulnerabilidades algorítmicas pueden ser explotadas para restaurar la regla de codificación sin mucho esfuerzo. Esto ha motivado nuevas investigaciones en el área de la criptografía, con el fin de proteger el sistema de información ante sofisticados algoritmos. Con la invención de los ordenadores se ha acelerado en gran medida la implementación de criptografía segura, que ofrece resistencia eficiente encaminada a obtener mayores capacidades de computación altamente reforzadas. Igualmente, sofisticados cripto-análisis han impulsado las tecnologías de computación. Hoy en día, el mundo de la información ha estado involucrado con el campo de la criptografía, enfocada a proteger cualquier campo a través de diversas soluciones de cifrado. Estos enfoques se han fortalecido debido a la unificación optimizada de teorías matemáticas modernas y prácticas eficaces de hardware, siendo posible su implementación en varias plataformas (microprocesador, ASIC, FPGA, etc.). Las necesidades y requisitos de seguridad en la industria son las principales métricas de conducción en el diseño electrónico, con el objetivo de promover la fabricación de productos de gran alcance sin sacrificar la seguridad de los clientes. Sin embargo, una vulnerabilidad en la implementación práctica encontrada por el Prof. Paul Kocher, et al en 1996 implica que un circuito digital es inherentemente vulnerable a un ataque no convencional, lo cual fue nombrado posteriormente como ataque de canal lateral, debido a su fuente de análisis. Sin embargo, algunas críticas sobre los algoritmos criptográficos teóricamente seguros surgieron casi inmediatamente después de este descubrimiento. En este sentido, los circuitos digitales consisten típicamente en un gran número de celdas lógicas fundamentales (como MOS - Metal Oxide Semiconductor), construido sobre un sustrato de silicio durante la fabricación. La lógica de los circuitos se realiza en función de las innumerables conmutaciones de estas células. Este mecanismo provoca inevitablemente cierta emanación física especial que puede ser medida y correlacionada con el comportamiento interno del circuito. SCA se puede utilizar para revelar datos confidenciales (por ejemplo, la criptografía de claves), analizar la arquitectura lógica, el tiempo e incluso inyectar fallos malintencionados a los circuitos que se implementan en sistemas embebidos, como FPGAs, ASICs, o tarjetas inteligentes. Mediante el uso de la comparación de correlación entre la cantidad de fuga estimada y las fugas medidas de forma real, información confidencial puede ser reconstruida en mucho menos tiempo y computación. Para ser precisos, SCA básicamente cubre una amplia gama de tipos de ataques, como los análisis de consumo de energía y radiación ElectroMagnética (EM). Ambos se basan en análisis estadístico y, por lo tanto, requieren numerosas muestras. Los algoritmos de cifrado no están intrínsecamente preparados para ser resistentes ante SCA. Es por ello que se hace necesario durante la implementación de circuitos integrar medidas que permitan camuflar las fugas a través de "canales laterales". Las medidas contra SCA están evolucionando junto con el desarrollo de nuevas técnicas de ataque, así como la continua mejora de los dispositivos electrónicos. Las características físicas requieren contramedidas sobre la capa física, que generalmente se pueden clasificar en soluciones intrínsecas y extrínsecas. Contramedidas extrínsecas se ejecutan para confundir la fuente de ataque mediante la integración de ruido o mala alineación de la actividad interna. Comparativamente, las contramedidas intrínsecas están integradas en el propio algoritmo, para modificar la aplicación con el fin de minimizar las fugas medibles, o incluso hacer que dichas fugas no puedan ser medibles. Ocultación y Enmascaramiento son dos técnicas típicas incluidas en esta categoría. Concretamente, el enmascaramiento se aplica a nivel algorítmico, para alterar los datos intermedios sensibles con una máscara de manera reversible. A diferencia del enmascaramiento lineal, las operaciones no lineales que ampliamente existen en criptografías modernas son difíciles de enmascarar. Dicho método de ocultación, que ha sido verificado como una solución efectiva, comprende principalmente la codificación en doble carril, que está ideado especialmente para aplanar o eliminar la fuga dependiente de dato en potencia o en EM. En esta tesis doctoral, además de la descripción de las metodologías de ataque, se han dedicado grandes esfuerzos sobre la estructura del prototipo de la lógica propuesta, con el fin de realizar investigaciones enfocadas a la seguridad sobre contramedidas de arquitectura a nivel lógico. Una característica de SCA reside en el formato de las fuentes de fugas. Un típico ataque de canal lateral se refiere al análisis basado en la potencia, donde la capacidad fundamental del transistor MOS y otras capacidades parásitas son las fuentes esenciales de fugas. Por lo tanto, una lógica robusta resistente a SCA debe eliminar o mitigar las fugas de estas micro-unidades, como las puertas lógicas básicas, los puertos I/O y las rutas. Las herramientas EDA proporcionadas por los vendedores manipulan la lógica desde un nivel más alto, en lugar de realizarlo desde el nivel de puerta, donde las fugas de canal lateral se manifiestan. Por lo tanto, las implementaciones clásicas apenas satisfacen estas necesidades e inevitablemente atrofian el prototipo. Por todo ello, la implementación de un esquema de diseño personalizado y flexible ha de ser tomado en cuenta. En esta tesis se presenta el diseño y la implementación de una lógica innovadora para contrarrestar SCA, en la que se abordan 3 aspectos fundamentales: I. Se basa en ocultar la estrategia sobre el circuito en doble carril a nivel de puerta para obtener dinámicamente el equilibrio de las fugas en las capas inferiores; II. Esta lógica explota las características de la arquitectura de las FPGAs, para reducir al mínimo el gasto de recursos en la implementación; III. Se apoya en un conjunto de herramientas asistentes personalizadas, incorporadas al flujo genérico de diseño sobre FPGAs, con el fin de manipular los circuitos de forma automática. El kit de herramientas de diseño automático es compatible con la lógica de doble carril propuesta, para facilitar la aplicación práctica sobre la familia de FPGA del fabricante Xilinx. En este sentido, la metodología y las herramientas son flexibles para ser extendido a una amplia gama de aplicaciones en las que se desean obtener restricciones mucho más rígidas y sofisticadas a nivel de puerta o rutado. En esta tesis se realiza un gran esfuerzo para facilitar el proceso de implementación y reparación de lógica de doble carril genérica. La viabilidad de las soluciones propuestas es validada mediante la selección de algoritmos criptográficos ampliamente utilizados, y su evaluación exhaustiva en comparación con soluciones anteriores. Todas las propuestas están respaldadas eficazmente a través de ataques experimentales con el fin de validar las ventajas de seguridad del sistema. El presente trabajo de investigación tiene la intención de cerrar la brecha entre las barreras de implementación y la aplicación efectiva de lógica de doble carril. En esencia, a lo largo de esta tesis se describirá un conjunto de herramientas de implementación para FPGAs que se han desarrollado para trabajar junto con el flujo de diseño genérico de las mismas, con el fin de lograr crear de forma innovadora la lógica de doble carril. Un nuevo enfoque en el ámbito de la seguridad en el cifrado se propone para obtener personalización, automatización y flexibilidad en el prototipo de circuito de bajo nivel con granularidad fina. Las principales contribuciones del presente trabajo de investigación se resumen brevemente a continuación: Lógica de Precharge Absorbed-DPL logic: El uso de la conversión de netlist para reservar LUTs libres para ejecutar la señal de precharge y Ex en una lógica DPL. Posicionamiento entrelazado Row-crossed con pares idénticos de rutado en redes de doble carril, lo que ayuda a aumentar la resistencia frente a la medición EM selectiva y mitigar los impactos de las variaciones de proceso. Ejecución personalizada y herramientas de conversión automática para la generación de redes idénticas para la lógica de doble carril propuesta. (a) Para detectar y reparar conflictos en las conexiones; (b) Detectar y reparar las rutas asimétricas. (c) Para ser utilizado en otras lógicas donde se requiere un control estricto de las interconexiones en aplicaciones basadas en Xilinx. Plataforma CPA de pruebas personalizadas para el análisis de EM y potencia, incluyendo la construcción de dicha plataforma, el método de medición y análisis de los ataques. Análisis de tiempos para cuantificar los niveles de seguridad. División de Seguridad en la conversión parcial de un sistema de cifrado complejo para reducir los costes de la protección. Prueba de concepto de un sistema de calefacción auto-adaptativo para mitigar los impactos eléctricos debido a la variación del proceso de silicio de manera dinámica. La presente tesis doctoral se encuentra organizada tal y como se detalla a continuación: En el capítulo 1 se abordan los fundamentos de los ataques de canal lateral, que abarca desde conceptos básicos de teoría de modelos de análisis, además de la implementación de la plataforma y la ejecución de los ataques. En el capítulo 2 se incluyen las estrategias de resistencia SCA contra los ataques de potencia diferencial y de EM. Además de ello, en este capítulo se propone una lógica en doble carril compacta y segura como contribución de gran relevancia, así como también se presentará la transformación lógica basada en un diseño a nivel de puerta. Por otra parte, en el Capítulo 3 se abordan los desafíos relacionados con la implementación de lógica en doble carril genérica. Así mismo, se describirá un flujo de diseño personalizado para resolver los problemas de aplicación junto con una herramienta de desarrollo automático de aplicaciones propuesta, para mitigar las barreras de diseño y facilitar los procesos. En el capítulo 4 se describe de forma detallada la elaboración e implementación de las herramientas propuestas. Por otra parte, la verificación y validaciones de seguridad de la lógica propuesta, así como un sofisticado experimento de verificación de la seguridad del rutado, se describen en el capítulo 5. Por último, un resumen de las conclusiones de la tesis y las perspectivas como líneas futuras se incluyen en el capítulo 6. Con el fin de profundizar en el contenido de la tesis doctoral, cada capítulo se describe de forma más detallada a continuación: En el capítulo 1 se introduce plataforma de implementación hardware además las teorías básicas de ataque de canal lateral, y contiene principalmente: (a) La arquitectura genérica y las características de la FPGA a utilizar, en particular la Xilinx Virtex-5; (b) El algoritmo de cifrado seleccionado (un módulo comercial Advanced Encryption Standard (AES)); (c) Los elementos esenciales de los métodos de canal lateral, que permiten revelar las fugas de disipación correlacionadas con los comportamientos internos; y el método para recuperar esta relación entre las fluctuaciones físicas en los rastros de canal lateral y los datos internos procesados; (d) Las configuraciones de las plataformas de pruebas de potencia / EM abarcadas dentro de la presente tesis. El contenido de esta tesis se amplia y profundiza a partir del capítulo 2, en el cual se abordan varios aspectos claves. En primer lugar, el principio de protección de la compensación dinámica de la lógica genérica de precarga de doble carril (Dual-rail Precharge Logic-DPL) se explica mediante la descripción de los elementos compensados a nivel de puerta. En segundo lugar, la lógica PA-DPL es propuesta como aportación original, detallando el protocolo de la lógica y un caso de aplicación. En tercer lugar, dos flujos de diseño personalizados se muestran para realizar la conversión de doble carril. Junto con ello, se aclaran las definiciones técnicas relacionadas con la manipulación por encima de la netlist a nivel de LUT. Finalmente, una breve discusión sobre el proceso global se aborda en la parte final del capítulo. El Capítulo 3 estudia los principales retos durante la implementación de DPLs en FPGAs. El nivel de seguridad de las soluciones de resistencia a SCA encontradas en el estado del arte se ha degenerado debido a las barreras de implantación a través de herramientas EDA convencionales. En el escenario de la arquitectura FPGA estudiada, se discuten los problemas de los formatos de doble carril, impactos parásitos, sesgo tecnológico y la viabilidad de implementación. De acuerdo con estas elaboraciones, se plantean dos problemas: Cómo implementar la lógica propuesta sin penalizar los niveles de seguridad, y cómo manipular un gran número de celdas y automatizar el proceso. El PA-DPL propuesto en el capítulo 2 se valida con una serie de iniciativas, desde características estructurales como doble carril entrelazado o redes de rutado clonadas, hasta los métodos de aplicación tales como las herramientas de personalización y automatización de EDA. Por otra parte, un sistema de calefacción auto-adaptativo es representado y aplicado a una lógica de doble núcleo, con el fin de ajustar alternativamente la temperatura local para equilibrar los impactos negativos de la variación del proceso durante la operación en tiempo real. El capítulo 4 se centra en los detalles de la implementación del kit de herramientas. Desarrollado sobre una API third-party, el kit de herramientas personalizado es capaz de manipular los elementos de la lógica de circuito post P&R ncd (una versión binaria ilegible del xdl) convertido al formato XDL Xilinx. El mecanismo y razón de ser del conjunto de instrumentos propuestos son cuidadosamente descritos, que cubre la detección de enrutamiento y los enfoques para la reparación. El conjunto de herramientas desarrollado tiene como objetivo lograr redes de enrutamiento estrictamente idénticos para la lógica de doble carril, tanto para posicionamiento separado como para el entrelazado. Este capítulo particularmente especifica las bases técnicas para apoyar las implementaciones en los dispositivos de Xilinx y su flexibilidad para ser utilizado sobre otras aplicaciones. El capítulo 5 se enfoca en la aplicación de los casos de estudio para la validación de los grados de seguridad de la lógica propuesta. Se discuten los problemas técnicos detallados durante la ejecución y algunas nuevas técnicas de implementación. (a) Se discute el impacto en el proceso de posicionamiento de la lógica utilizando el kit de herramientas propuesto. Diferentes esquemas de implementación, tomando en cuenta la optimización global en seguridad y coste, se verifican con los experimentos con el fin de encontrar los planes de posicionamiento y reparación optimizados; (b) las validaciones de seguridad se realizan con los métodos de correlación y análisis de tiempo; (c) Una táctica asintótica se aplica a un núcleo AES sobre BCDL estructurado para validar de forma sofisticada el impacto de enrutamiento sobre métricas de seguridad; (d) Los resultados preliminares utilizando el sistema de calefacción auto-adaptativa sobre la variación del proceso son mostrados; (e) Se introduce una aplicación práctica de las herramientas para un diseño de cifrado completa. Capítulo 6 incluye el resumen general del trabajo presentado dentro de esta tesis doctoral. Por último, una breve perspectiva del trabajo futuro se expone, lo que puede ampliar el potencial de utilización de las contribuciones de esta tesis a un alcance más allá de los dominios de la criptografía en FPGAs. ABSTRACT This PhD thesis mainly concentrates on countermeasure techniques related to the Side Channel Attack (SCA), which has been put forward to academic exploitations since 17 years ago. The related research has seen a remarkable growth in the past decades, while the design of solid and efficient protection still curiously remain as an open research topic where more reliable initiatives are required for personal information privacy, enterprise and national data protections. The earliest documented usage of secret code can be traced back to around 1700 B.C., when the hieroglyphs in ancient Egypt are scribed in inscriptions. Information security always gained serious attention from diplomatic or military intelligence transmission. Due to the rapid evolvement of modern communication technique, crypto solution was first incorporated by electronic signal to ensure the confidentiality, integrity, availability, authenticity and non-repudiation of the transmitted contexts over unsecure cable or wireless channels. Restricted to the computation power before computer era, simple encryption tricks were practically sufficient to conceal information. However, algorithmic vulnerabilities can be excavated to restore the encoding rules with affordable efforts. This fact motivated the development of modern cryptography, aiming at guarding information system by complex and advanced algorithms. The appearance of computers has greatly pushed forward the invention of robust cryptographies, which efficiently offers resistance relying on highly strengthened computing capabilities. Likewise, advanced cryptanalysis has greatly driven the computing technologies in turn. Nowadays, the information world has been involved into a crypto world, protecting any fields by pervasive crypto solutions. These approaches are strong because of the optimized mergence between modern mathematical theories and effective hardware practices, being capable of implement crypto theories into various platforms (microprocessor, ASIC, FPGA, etc). Security needs from industries are actually the major driving metrics in electronic design, aiming at promoting the construction of systems with high performance without sacrificing security. Yet a vulnerability in practical implementation found by Prof. Paul Kocher, et al in 1996 implies that modern digital circuits are inherently vulnerable to an unconventional attack approach, which was named as side-channel attack since then from its analysis source. Critical suspicions to theoretically sound modern crypto algorithms surfaced almost immediately after this discovery. To be specifically, digital circuits typically consist of a great number of essential logic elements (as MOS - Metal Oxide Semiconductor), built upon a silicon substrate during the fabrication. Circuit logic is realized relying on the countless switch actions of these cells. This mechanism inevitably results in featured physical emanation that can be properly measured and correlated with internal circuit behaviors. SCAs can be used to reveal the confidential data (e.g. crypto-key), analyze the logic architecture, timing and even inject malicious faults to the circuits that are implemented in hardware system, like FPGA, ASIC, smart Card. Using various comparison solutions between the predicted leakage quantity and the measured leakage, secrets can be reconstructed at much less expense of time and computation. To be precisely, SCA basically encloses a wide range of attack types, typically as the analyses of power consumption or electromagnetic (EM) radiation. Both of them rely on statistical analyses, and hence require a number of samples. The crypto algorithms are not intrinsically fortified with SCA-resistance. Because of the severity, much attention has to be taken into the implementation so as to assemble countermeasures to camouflage the leakages via "side channels". Countermeasures against SCA are evolving along with the development of attack techniques. The physical characteristics requires countermeasures over physical layer, which can be generally classified into intrinsic and extrinsic vectors. Extrinsic countermeasures are executed to confuse the attacker by integrating noise, misalignment to the intra activities. Comparatively, intrinsic countermeasures are built into the algorithm itself, to modify the implementation for minimizing the measurable leakage, or making them not sensitive any more. Hiding and Masking are two typical techniques in this category. Concretely, masking applies to the algorithmic level, to alter the sensitive intermediate values with a mask in reversible ways. Unlike the linear masking, non-linear operations that widely exist in modern cryptographies are difficult to be masked. Approved to be an effective counter solution, hiding method mainly mentions dual-rail logic, which is specially devised for flattening or removing the data-dependent leakage in power or EM signatures. In this thesis, apart from the context describing the attack methodologies, efforts have also been dedicated to logic prototype, to mount extensive security investigations to countermeasures on logic-level. A characteristic of SCA resides on the format of leak sources. Typical side-channel attack concerns the power based analysis, where the fundamental capacitance from MOS transistors and other parasitic capacitances are the essential leak sources. Hence, a robust SCA-resistant logic must eliminate or mitigate the leakages from these micro units, such as basic logic gates, I/O ports and routings. The vendor provided EDA tools manipulate the logic from a higher behavioral-level, rather than the lower gate-level where side-channel leakage is generated. So, the classical implementations barely satisfy these needs and inevitably stunt the prototype. In this case, a customized and flexible design scheme is appealing to be devised. This thesis profiles an innovative logic style to counter SCA, which mainly addresses three major aspects: I. The proposed logic is based on the hiding strategy over gate-level dual-rail style to dynamically overbalance side-channel leakage from lower circuit layer; II. This logic exploits architectural features of modern FPGAs, to minimize the implementation expenses; III. It is supported by a set of assistant custom tools, incorporated by the generic FPGA design flow, to have circuit manipulations in an automatic manner. The automatic design toolkit supports the proposed dual-rail logic, facilitating the practical implementation on Xilinx FPGA families. While the methodologies and the tools are flexible to be expanded to a wide range of applications where rigid and sophisticated gate- or routing- constraints are desired. In this thesis a great effort is done to streamline the implementation workflow of generic dual-rail logic. The feasibility of the proposed solutions is validated by selected and widely used crypto algorithm, for thorough and fair evaluation w.r.t. prior solutions. All the proposals are effectively verified by security experiments. The presented research work attempts to solve the implementation troubles. The essence that will be formalized along this thesis is that a customized execution toolkit for modern FPGA systems is developed to work together with the generic FPGA design flow for creating innovative dual-rail logic. A method in crypto security area is constructed to obtain customization, automation and flexibility in low-level circuit prototype with fine-granularity in intractable routings. Main contributions of the presented work are summarized next: Precharge Absorbed-DPL logic: Using the netlist conversion to reserve free LUT inputs to execute the Precharge and Ex signal in a dual-rail logic style. A row-crossed interleaved placement method with identical routing pairs in dual-rail networks, which helps to increase the resistance against selective EM measurement and mitigate the impacts from process variations. Customized execution and automatic transformation tools for producing identical networks for the proposed dual-rail logic. (a) To detect and repair the conflict nets; (b) To detect and repair the asymmetric nets. (c) To be used in other logics where strict network control is required in Xilinx scenario. Customized correlation analysis testbed for EM and power attacks, including the platform construction, measurement method and attack analysis. A timing analysis based method for quantifying the security grades. A methodology of security partitions of complex crypto systems for reducing the protection cost. A proof-of-concept self-adaptive heating system to mitigate electrical impacts over process variations in dynamic dual-rail compensation manner. The thesis chapters are organized as follows: Chapter 1 discusses the side-channel attack fundamentals, which covers from theoretic basics to analysis models, and further to platform setup and attack execution. Chapter 2 centers to SCA-resistant strategies against generic power and EM attacks. In this chapter, a major contribution, a compact and secure dual-rail logic style, will be originally proposed. The logic transformation based on bottom-layer design will be presented. Chapter 3 is scheduled to elaborate the implementation challenges of generic dual-rail styles. A customized design flow to solve the implementation problems will be described along with a self-developed automatic implementation toolkit, for mitigating the design barriers and facilitating the processes. Chapter 4 will originally elaborate the tool specifics and construction details. The implementation case studies and security validations for the proposed logic style, as well as a sophisticated routing verification experiment, will be described in Chapter 5. Finally, a summary of thesis conclusions and perspectives for future work are included in Chapter 5. To better exhibit the thesis contents, each chapter is further described next: Chapter 1 provides the introduction of hardware implementation testbed and side-channel attack fundamentals, and mainly contains: (a) The FPGA generic architecture and device features, particularly of Virtex-5 FPGA; (b) The selected crypto algorithm - a commercially and extensively used Advanced Encryption Standard (AES) module - is detailed; (c) The essentials of Side-Channel methods are profiled. It reveals the correlated dissipation leakage to the internal behaviors, and the method to recover this relationship between the physical fluctuations in side-channel traces and the intra processed data; (d) The setups of the power/EM testing platforms enclosed inside the thesis work are given. The content of this thesis is expanded and deepened from chapter 2, which is divided into several aspects. First, the protection principle of dynamic compensation of the generic dual-rail precharge logic is explained by describing the compensated gate-level elements. Second, the novel DPL is originally proposed by detailing the logic protocol and an implementation case study. Third, a couple of custom workflows are shown next for realizing the rail conversion. Meanwhile, the technical definitions that are about to be manipulated above LUT-level netlist are clarified. A brief discussion about the batched process is given in the final part. Chapter 3 studies the implementation challenges of DPLs in FPGAs. The security level of state-of-the-art SCA-resistant solutions are decreased due to the implementation barriers using conventional EDA tools. In the studied FPGA scenario, problems are discussed from dual-rail format, parasitic impact, technological bias and implementation feasibility. According to these elaborations, two problems arise: How to implement the proposed logic without crippling the security level; and How to manipulate a large number of cells and automate the transformation. The proposed PA-DPL in chapter 2 is legalized with a series of initiatives, from structures to implementation methods. Furthermore, a self-adaptive heating system is depicted and implemented to a dual-core logic, assumed to alternatively adjust local temperature for balancing the negative impacts from silicon technological biases on real-time. Chapter 4 centers to the toolkit system. Built upon a third-party Application Program Interface (API) library, the customized toolkit is able to manipulate the logic elements from post P&R circuit (an unreadable binary version of the xdl one) converted to Xilinx xdl format. The mechanism and rationale of the proposed toolkit are carefully convoyed, covering the routing detection and repairing approaches. The developed toolkit aims to achieve very strictly identical routing networks for dual-rail logic both for separate and interleaved placement. This chapter particularly specifies the technical essentials to support the implementations in Xilinx devices and the flexibility to be expanded to other applications. Chapter 5 focuses on the implementation of the case studies for validating the security grades of the proposed logic style from the proposed toolkit. Comprehensive implementation techniques are discussed. (a) The placement impacts using the proposed toolkit are discussed. Different execution schemes, considering the global optimization in security and cost, are verified with experiments so as to find the optimized placement and repair schemes; (b) Security validations are realized with correlation, timing methods; (c) A systematic method is applied to a BCDL structured module to validate the routing impact over security metric; (d) The preliminary results using the self-adaptive heating system over process variation is given; (e) A practical implementation of the proposed toolkit to a large design is introduced. Chapter 6 includes the general summary of the complete work presented inside this thesis. Finally, a brief perspective for the future work is drawn which might expand the potential utilization of the thesis contributions to a wider range of implementation domains beyond cryptography on FPGAs.
Resumo:
The crystal structure at 2.0-Å resolution of the complex of the Escherichia coli chemotaxis response regulator CheY and the phosphoacceptor-binding domain (P2) of the kinase CheA is presented. The binding interface involves the fourth and fifth helices and fifth β-strand of CheY and both helices of P2. Surprisingly, the two heterodimers in the asymmetric unit have two different binding modes involving the same interface, suggesting some flexibility in the binding regions. Significant conformational changes have occurred in CheY compared with previously determined unbound structures. The active site of CheY is exposed by the binding of the kinase domain, possibly to enhance phosphotransfer from CheA to CheY. The conformational changes upon complex formation as well as the observation that there are two different binding modes suggest that the plasticity of CheY is an essential feature of response regulator function.
Resumo:
3-Isopropylmalate dehydrogenase (IPMDH, E.C. 1.1.1.85) from the thermophilic bacterium Thermus thermophilus HB8 is homologous to IPMDH from the mesophilic Escherichia coli, but has an approximately 17°C higher melting temperature. Its temperature optimum is 22–25°C higher than that of the E. coli enzyme; however, it is hardly active at room temperature. The increased conformational rigidity required to stabilize the thermophilic enzyme against heat denaturation might explain its different temperature-activity profile. Hydrogen/deuterium exchange studies were performed on this thermophilic-mesophilic enzyme pair to compare their conformational flexibilities. It was found that Th. thermophilus IPMDH is significantly more rigid at room temperature than E. coli IPMDH, whereas the enzymes have nearly identical flexibilities under their respective optimal working conditions, suggesting that evolutionary adaptation tends to maintain a “corresponding state” regarding conformational flexibility. These observations confirm that conformational fluctuations necessary for catalytic function are restricted at room temperature in the thermophilic enzyme, suggesting a close relationship between conformational flexibility and enzyme function.
Resumo:
The Oct-1 POU domain binds diverse DNA-sequence elements and forms a higher-order regulatory complex with the herpes simplex virus coregulator VP16. The POU domain contains two separate DNA-binding domains joined by a flexible linker. By protein–DNA photocrosslinking we show that the relative positioning of the two POU DNA-binding domains on DNA varies depending on the nature of the DNA target. On a single VP16-responsive element, the POU domain adopts multiple conformations. To determine the structure of the Oct-1 POU domain in a multiprotein complex with VP16, we allowed VP16 to interact with previously crosslinked POU-domain–DNA complexes and found that VP16 can associate with multiple POU-domain conformations. These results reveal the dynamic potential of a DNA-binding domain in directing transcriptional regulatory complex formation.
Resumo:
Glial-cell-line-derived neurotrophic factor (GDNF) is a potent neurotrophic factor for adult nigral dopamine neurons in vivo. GDNF has both protective and restorative effects on the nigro-striatal dopaminergic (DA) system in animal models of Parkinson disease. Appropriate administration of this factor is essential for the success of its clinical application. Since it cannot cross the blood–brain barrier, a gene transfer method may be appropriate for delivery of the trophic factor to DA cells. We have constructed a recombinant adenovirus (Ad) encoding GDNF and injected it into rat striatum to make use of its ability to infect neurons and to be retrogradely transported by DA neurons. Ad-GDNF was found to drive production of large amounts of GDNF, as quantified by ELISA. The GDNF produced after gene transfer was biologically active: it increased the survival and differentiation of DA neurons in vitro. To test the efficacy of the Ad-mediated GDNF gene transfer in vivo, we used a progressive lesion model of Parkinson disease. Rats received injections unilaterally into their striatum first of Ad and then 6 days later of 6-hydroxydopamine. We found that mesencephalic nigral dopamine neurons of animals treated with the Ad-GDNF were protected, whereas those of animals treated with the Ad-β-galactosidase were not. This protection was associated with a difference in motor function: amphetamine-induced turning was much lower in animals that received the Ad-GDNF than in the animals that received Ad-β-galactosidase. This finding may have implications for the development of a treatment for Parkinson disease based on the use of neurotrophic factors.
Resumo:
The thermal re-isomerization of retinal from the 13-cis to the all-trans state is a key step in the final stages of the photocycle of the light-driven proton pump, bacteriorhodopsin. This step is greatly slowed upon replacement of Leu-93, a residue in van der Waals contact with retinal. The most likely role of this key interaction is that it restricts the flexibility of retinal. To test this hypothesis, we have exchanged native retinal in Leu-93 mutants with bridged retinal analogs that render retinal less flexible by restricting free rotation around either the C10—C11 (9,11-bridged retinal) or C12—C13 (11,13-bridged retinal) single bonds. The effect of the analogs on the photocycle was then determined spectroscopically by taking advantage of the previous finding that the decay of the O intermediate in the Leu-93 mutants provides a convenient marker for retinal re-isomerization. Time-resolved spectroscopic studies showed that both retinal analogs resulted in a dramatic acceleration of the photocycling time by increasing the rate of decay of the O intermediate. In particular, exchange of native retinal in the Leu-93 → Ala mutant with the 9,11-bridged retinal resulted in an acceleration of the decay of the O intermediate to a rate similar to that seen in wild-type bacteriorhodopsin. We conclude that the protein-induced restriction of conformational flexibility in retinal is a key structural requirement for efficient protein–retinal coupling in the bacteriorhodopsin photocycle.
Resumo:
The pervasive role of circadian clocks in regulating physiology and behavior is widely recognized. Their adaptive value is their ability to be entrained by environmental cues such that the internal circadian phase is a reliable predictor of solar time. In mammals, both light and nonphotic behavioral cues can entrain the principal oscillator of the hypothalamic suprachiasmatic nuclei (SCN). However, although light can advance or delay the clock during circadian night, behavioral events trigger phase advances during the subjective day, when the clock is insensitive to light. The recent identification of Period (Per) genes in mammals, homologues of dperiod, which encodes a core element of the circadian clockwork in Drosophila, now provides the opportunity to explain circadian timing and entrainment at a molecular level. In mice, expression of mPer1 and mPer2 in the SCN is rhythmic and acutely up-regulated by light. Moreover, the temporal relations between mRNA and protein cycles are consistent with a clock based on a transcriptional/translational feedback loop. Here we describe circadian oscillations of Per1 and Per2 in the SCN of the Syrian hamster, showing that PER1 protein and mRNA cycles again behave in a manner consistent with a negative-feedback oscillator. Furthermore, we demonstrate that nonphotic resetting has the opposite effect to light: acutely down-regulating these genes. Their sensitivity to nonphotic resetting cues supports their proposed role as core elements of the circadian oscillator. Moreover, this study provides an explanation at the molecular level for the contrasting but convergent effects of photic and nonphotic cues on the clock.
Resumo:
Orphanin FQ (OFQ, Nociceptin) is a recently discovered 17-amino acid neuropeptide that is structurally related to the opioid peptides but does not bind opioid receptors. OFQ has been proposed to act as an anti-opioid peptide, but its widespread sites of action in the brain suggest that it may have more general functions. Here we show that OFQ plays an important role in higher brain functions because it can act as an anxiolytic to attenuate the behavioral inhibition of animals acutely exposed to stressful/anxiogenic environmental conditions. OFQ anxiolytic-like effects were consistent across several behavioral paradigms generating different types of anxiety states in animals (light-dark preference, elevated plus-maze, exploratory behavior of an unfamiliar environment, pharmacological anxiogenesis, operant conflict) and were observed at low nonsedating doses (0.1–3 nmol, intracerebroventricular). Like conventional anxiolytics, OFQ interfered with regular sensorimotor function at high doses (>3 nmol). Our results show that an important role of OFQ is to act as an endogenous regulator of acute anxiety responses. OFQ, probably in concert with other major neuropeptides, exerts a modulatory role on the central integration of stressful stimuli and, thereby, may modulate anxiety states generated by acute stress.