Cifrado de imágenes digitales basado en teoría del caos: mapas logísticos

Las nuevas tendencias de compartir archivos multimedia a través de redes abiertas, demanda el uso de mejores técnicas de encriptación que garanticen la integridad, disponibilidad y confidencialidad, manteniendo y/o mejorando la eficiencia del proceso de cifrado sobre estos archivos. Hoy en día es frecuente la transferencia de imágenes a través de medios tecnológicos, siendo necesario la actualización de las técnicas de encriptación existentes y mejor aún, la búsqueda de nuevas alternativas. Actualmente los algoritmos criptográficos clásicos son altamente conocidos en medio de la sociedad informática lo que provoca mayor vulnerabilidad, sin contar los altos tiempos de procesamiento al momento de ser utilizados, elevando la probabilidad de ser descifrados y minimizando la disponibilidad inmediata de los recursos. Para disminuir estas probabilidades, el uso de la teoría de caos surge como una buena opción para ser aplicada en un algoritmo que tome partida del comportamiento caótico de los sistemas dinámicos, y aproveche las propiedades de los mapas logísticos para elevar el nivel de robustez en el cifrado. Es por eso que este trabajo propone la creación de un sistema criptográfico basado sobre una arquitectura dividida en dos etapas de confusión y difusión. Cada una de ellas utiliza una ecuación logística para generar números pseudoaleatorios que permitan desordenar la posición del píxel y cambiar su intensidad en la escala de grises. Este proceso iterativo es determinado por la cantidad total de píxeles de una imagen. Finalmente, toda la lógica de cifrado es ejecutada sobre la tecnología CUDA que permite el procesamiento en paralelo. Como aporte sustancial, se propone una nueva técnica de encriptación vanguardista de alta sensibilidad ante ruidos externos manteniendo no solo la confidencialidad de la imagen, sino también la disponibilidad y la eficiencia en los tiempos de proceso.---ABSTRACT---New trends to share multimedia files over open networks, demand the best use of encryption techniques to ensure the integrity, availability and confidentiality, keeping and/or improving the efficiency of the encryption process on these files. Today it is common to transfer pictures through technological networks, thus, it is necessary to update existing techniques encryption, and even better, the searching of new alternatives. Nowadays, classic cryptographic algorithms are highly known in the midst of the information society which not only causes greater vulnerability, but high processing times when this algorithms are used. It raise the probability of being deciphered and minimizes the immediate availability of resources. To reduce these odds, the use of chaos theory emerged as a good option to be applied on an algorithm that takes advantage of chaotic behavior of dynamic systems, and take logistic maps’ properties to raise the level of robustness in the encryption. That is why this paper proposes the creation of a cryptographic system based on an architecture divided into two stages: confusion and diffusion. Each stage uses a logistic equation to generate pseudorandom numbers that allow mess pixel position and change their intensity in grayscale. This iterative process is determined by the total number of pixels of an image. Finally, the entire encryption logic is executed on the CUDA technology that enables parallel processing. As a substantial contribution, it propose a new encryption technique with high sensitivity on external noise not only keeping the confidentiality of the image, but also the availability and efficiency in processing times.

Systematic analysis of the decoding delay in multiview video

We present a framework for the analysis of the decoding delay in multiview video coding (MVC). We show that in real-time applications, an accurate estimation of the decoding delay is essential to achieve a minimum communication latency. As opposed to single-view codecs, the complexity of the multiview prediction structure and the parallel decoding of several views requires a systematic analysis of this decoding delay, which we solve using graph theory and a model of the decoder hardware architecture. Our framework assumes a decoder implementation in general purpose multi-core processors with multi-threading capabilities. For this hardware model, we show that frame processing times depend on the computational load of the decoder and we provide an iterative algorithm to compute jointly frame processing times and decoding delay. Finally, we show that decoding delay analysis can be applied to design decoders with the objective of minimizing the communication latency of the MVC system.

Methodology for developing an advanced communications system for the Deaf in a new domain

A methodology for developing an advanced communications system for the Deaf in a new domain is presented in this paper. This methodology is a user-centred design approach consisting of four main steps: requirement analysis, parallel corpus generation, technology adaptation to the new domain, and finally, system evaluation. During the requirement analysis, both the user and technical requirements are evaluated and defined. For generating the parallel corpus, it is necessary to collect Spanish sentences in the new domain and translate them into LSE (Lengua de Signos Española: Spanish Sign Language). LSE is represented by glosses and using video recordings. This corpus is used for training the two main modules of the advanced communications system to the new domain: the spoken Spanish into the LSE translation module and the Spanish generation from the LSE module. The main aspects to be generated are the vocabularies for both languages (Spanish words and signs), and the knowledge for translating in both directions. Finally, the field evaluation is carried out with deaf people using the advanced communications system to interact with hearing people in several scenarios. In this evaluation, the paper proposes several objective and subjective measurements for evaluating the performance. In this paper, the new considered domain is about dialogues in a hotel reception. Using this methodology, the system was developed in several months, obtaining very good performance: good translation rates (10% Sign Error Rate) with small processing times, allowing face-to-face dialogues.

Diseño y síntesis de materiales nanoestructurados basados en aluminatos de estroncio con propiedades fotoluminiscentes

Durante la última década, se han llevado acabo numeroso estudios sobre la síntesis de materiales fotoluminiscentes sub-micrónicos, en gran medida, al amplio número de aplicaciones que demandan este tipo de materiales. En concreto dentro de los materiales fosforescentes o también denominados materiales con una prolongada persistencia de la luminiscencia, los estudios se han enfocado en la matriz de SrAl2O4 dopada con Europio (Eu2+) y Disprosio (Dy3+) dado que tiene mayor estabilidad y persistencia de la fosforescencia con respecto a otras matrices. Estos materiales se emplean mayoritariamente en pinturas luminiscentes, tintas, señalización de seguridad pública, cerámicas, relojes, textiles y juguetes fosforescentes. Dado al amplio campo de aplicación de los SrAl2O4:Eu, Dy, se han investigado múltiples rutas de síntesis como la ruta sol-gel, la síntesis hidrotermal, la síntesis por combustión, la síntesis láser y la síntesis en estado sólido con el fin de desarrollar un método eficiente y que sea fácilmente escalable. Sin embargo, en la actualidad el método que se emplea para el procesamiento a nivel industrial de los materiales basados en aluminato de estroncio es la síntesis por estado sólido, que requiere de temperaturas de entre 1300 a 1900oC y largos tiempos de procesamiento. Además el material obtenido tiene un tamaño de partícula de 20 a 100 μm; siendo este tamaño restrictivo para el empleo de este tipo de material en determinadas aplicaciones. Por tanto, el objetivo de este trabajo es el desarrollo de nuevas estrategias que solventen las actuales limitaciones. Dentro de este marco se plantean una serie de objetivos específicos: Estudio de los parámetros que gobiernan los procesos de reducción del tamaño de partícula mediante molienda y su relación en la respuesta fotoluminiscente. Estudio de la síntesis por combustión de SrAl2O4:Eu, Dy, evaluando el efecto de la temperatura y la cantidad de combustible (urea) en el proceso para la obtención de partículas cristalinas minimizando la presencia de fases secundarias. Desarrollo de nuevas rutas de síntesis de SrAl2O4:Eu, Dy empleando el método de sales fundidas. Determinación de los mecanismos de reacción en presencia de la sal fundida en función de los parámetros de proceso que comprende la relación de sales y reactivos, la naturaleza de la alúmina y su tamaño, la temperatura y atmósfera de tratamiento. Mejora de la eficiencia de los procesos de síntesis para obtener productos con propiedades finales óptimas en procesos factibles industrialmente para su transferencia tecnológica. Es este trabajo han sido evaluados los efectos de diferentes procesos de molienda para la reducción del tamaño de partícula del material de SrAl2O4:Eu, Dy comercial. En el proceso de molienda en medio húmedo por atrición se observa la alteración de la estructura cristalina del material debido a la reacción de hidrólisis generada incluso empleando como medio líquido etanol absoluto. Con el fin de solventar las desventajas de la molienda en medio húmedo se llevo a cabo un estudio de la molturación en seco del material. La molturación en seco de alta energía reduce significativamente el tamaño medio de partícula. Sin embargo, procesos de molienda superiores a una duración de 10 minutos ocasionan un aumento del estado de aglomeración de las partículas y disminuyen drásticamente la respuesta fotoluminiscente del material. Por tanto, se lleva a cabo un proceso de molienda en seco de baja energía. Mediante este método se consigue reducir el tamaño medio de partícula, d50=2.8 μm, y se mejora la homogeneidad de la distribución del tamaño de partícula evitando la amorfización del material. A partir de los resultados obtenidos mediante difracción de rayos X y microscopia electrónica de barrido se infiere que la disminución de la intensidad de la fotoluminiscencia después de la molienda en seco de alta energía con respecto al material inicial se debe principalmente a la reducción del tamaño de cristalito. Se observan menores variaciones en la intensidad de la fotoluminiscencia cuando se emplea un método de molienda de baja de energía ya que en estos procesos se preserva el dominio cristalino y se reduce la amorfización significativamente. Estos resultados corroboran que la intensidad de la fotoluminiscencia y la persistencia de la luminiscencia de los materiales de SrAl2O4:Eu2+, Dy3+ dependen extrínsecamente de la morfología de las partículas, del tamaño de partícula, el tamaño de grano, los defectos superficiales e intrínsecamente del tamaño de cristalito. Siendo las características intrínsecas las que dominan con respecto a las extrínsecas y por tanto tienen mayor relevancia en la respuesta fotoluminiscente. Mediante síntesis por combustión se obtuvieron láminas nanoestructuradas de SrAl2O4:Eu, Dy de ≤1 μm de espesor. La cantidad de combustible, urea, en la reacción influye significativamente en la formación de determinadas fases cristalinas. Para la síntesis del material de SrAl2O4:Eu, Dy es necesario incluir un contenido de urea mayor que el estequiométrico (siendo m=1 la relación estequiométrica). La incorporación de un exceso de urea (m>1) requiere de la presencia de un agente oxidante interno, HNO3, para que la reacción tenga lugar. El empleo de un mayor contenido de urea como combustible permite una quelación efectiva de los cationes en el sistema y la creación de las condiciones reductoras para obtener un material de mayor cristalinidad y con mejores propiedades fotoluminiscentes. El material de SrAl2O4:Eu, Dy sintetizado a una temperatura de ignición de 600oC tiene un tamaño medio 5-25 μm con un espesor de ≤1 μm. Mediante procesos de molturación en seco de baja energía es posible disminuir el tamaño medio de partícula ≈2 μm y homogenizar la distribución del tamaño de partícula pero hay un deterioro asociado de la respuesta luminiscente. Sin embargo, se puede mejorar la respuesta fotoluminiscente empleando un tratamiento térmico posterior a 900oC N2-H2 durante 1 hora que no supone un aumento del tamaño de partícula pero si permite aumentar el tamaño de cristalito y la reducción del Eu3+ a Eu2+. Con respecto a la respuesta fotoluminiscente, se obtiene valores de la intensidad de la fotoluminiscencia entre un 35%-21% con respecto a la intensidad de un material comercial de referencia. Además la intensidad inicial del decaimiento de la fosforescencia es un 20% de la intensidad del material de referencia. Por tanto, teniendo en cuenta estos resultados, es necesario explorar otros métodos de síntesis para la obtención de los materiales bajo estudio. Por esta razón, en este trabajo se desarrollo una ruta de síntesis novedosa para sintetizar SrAl2O4:Eu, Dy mediante el método de sales fundidas para la obtención de materiales de gran cristalinidad con tamaños de cristalito del orden nanométrico. Se empleo como sal fundente la mezcla eutéctica de NaCl y KCl, denominada (NaCl-KCl)e. La principal ventaja de la incorporación de la mezcla es el incremento la reactividad del sistema, reduciendo la temperatura de formación del SrAl2O4 y la duración del tratamiento térmico en comparación con la síntesis en estado sólido. La formación del SrAl2O4 es favorecida ya que se aumenta la difusión de los cationes de Sr2+ en el medio líquido. Se emplearon diferentes tipos de Al2O3 para evaluar el papel del tamaño de partícula y su naturaleza en la reacción asistida por sales fundidas y por tanto en la morfología y propiedades del producto final. Se obtuvieron partículas de morfología pseudo-esférica de tamaño ≤0.5 μm al emplear como alúmina precursora partículas sub-micrónicas ( 0.5 μm Al2O3, 0.1 μm Al2 O3 y γ-Al2O3). El mecanismo de reacción que tiene lugar se asocia a procesos de disolución-precipitación que dominan al emplear partículas de alúmina pequeñas y reactivas. Mientras al emplear una alúmina de 6 μm Al2O3 prevalecen los procesos de crecimiento cristalino siguiendo un patrón o plantilla debido a la menor reactividad del sistema. La nucleación y crecimiento de nanocristales de SrAl2O4:Eu, Dy se genera sobre la superficie de la alúmina que actúa como soporte. De esta forma se desarrolla una estructura del tipo coraza-núcleo («core-shell» en inglés) donde la superficie externa está formada por los cristales fosforescentes de SrAl2O4 y el núcleo está formado por alúmina. Las partículas obtenidas tienen una respuesta fotoluminiscente diferente en función de la morfología final obtenida. La optimización de la relación Al2O3/SrO del material de SrAl2O4:Eu, Dy sintetizado a partir de la alúmina de 6 μm permite reducir las fases secundarias y la concentración de dopantes manteniendo la respuesta fotoluminiscente. Comparativamente con un material comercial de SrAl2O4:Eu, Dy de referencia, se han alcanzado valores de la intensidad de la emisión de hasta el 90% y de la intensidad inicial de las curvas de decaimiento de la luminiscencia de un 60% para el material sintetizado por sales fundidas que tiene un tamaño medio ≤ 10μm. Por otra parte, es necesario tener en cuenta que el SrAl2O4 tiene dos polimorfos, la fase monoclínica que es estable a temperaturas inferiores a 650oC y la fase hexagonal, fase de alta temperatura, estable a temperaturas superiores de 650oC. Se ha determinado que fase monoclínica presenta propiedades luminiscentes, sin embargo existen discordancias a cerca de las propiedades luminiscentes de la fase hexagonal. Mediante la síntesis por sales fundidas es posible estabilizar la fase hexagonal empleando como alúmina precursora γ-Al2O3 y un exceso de Al2O3 (Al2O3/SrO:2). La estabilización de la fase hexagonal a temperatura ambiente se produce cuando el tamaño de los cristales de SrAl2O4 es ≤20 nm. Además se observó que la fase hexagonal presenta respuesta fotoluminiscente. El diseño de materiales de SrAl2O4:Eu,Dy nanoestructurados permite modular la morfología del material y por tanto la intensidad de la de la fotoluminiscencia y la persistencia de la luminiscencia. La disminución de los materiales precursores, la temperatura y el tiempo de tratamiento significa la reducción de los costes económicos del material. De ahí la viabilidad de los materiales de SrAl2O4:Eu,Dy obtenidos mediante los procesos de síntesis propuestos en esta memoria de tesis para su posterior escalado industrial. ABSTRACT The synthesis of sub-micron photoluminescent particles has been widely studied during the past decade because of the promising industrial applications of these materials. A large number of matrices has been developed, being SrAl2O4 host doped with europium (Eu2+) and dysprosium (Dy3+) the most extensively studied, because of its better stability and long-lasting luminescence. These functional inorganic materials have a wide field of application in persistent luminous paints, inks and ceramics. Large attention has been paid to the development of an efficient method of preparation of SrAl2O4 powders, including solgel method, hydrothermal synthesis, laser synthesis, combustion synthesis and solid state reaction. Many of these techniques are not compatible with large-scale production and with the principles of sustainability. Moreover, industrial processing of highly crystalline powders usually requires high synthesis temperatures, typically between 1300 a 1900oC, with long processing times, especially for solid state reaction. As a result, the average particle size is typically within the 20-100 μm range. This large particle size is limiting for current applications that demand sub-micron particles. Therefore, the objective of this work is to develop new approaches to overcome these limitations. Within this frame, it is necessary to undertake the following purposes: To study the parameters that govern the particle size reduction by milling and their relation with the photoluminescence properties. To obtain SrAl2O4:Eu, Dy by combustion synthesis, assessing the effect of the temperature and the amount of fuel (urea) to synthesize highly crystalline particles minimizing the presence of secondary phases. To develop new synthesis methods to obtain SrAl2O4:Eu, Dy powders. The molten salt synthesis has been proposed. As the method is a novel route, the reaction mechanism should be determine as a function of the salt mixture, the ratio of the salt, the kind of Al2O3 and their particle size and the temperature and the atmosphere of the thermal treatment. To improve the efficiency of the synthesis process to obtain SrAl2O4:Eu, Dy powders with optimal final properties and easily scalable. On the basis of decreasing the particle size by using commercial product SrAl2O4:Eu2+, Dy3+ as raw material, the effects of different milling methods have been evaluated. Wet milling can significantly alter the structure of the material through hydrolysis reaction even in ethanol media. For overcoming the drawbacks of wet milling, a dry milling-based processes are studied. High energy dry milling process allows a great reduction of the particle size, however milling times above 10 min produce agglomeration and accelerates the decrease of the photoluminescence feature. To solve these issues the low energy dry milling process proposed effectively reduces the particle size to d50=2.8 μm, and improves the homogeneity avoiding the amorphization in comparison with previous methods. The X-ray diffraction and scanning electron microscope characterization allow to infer that the large variations in PL (Photoluminescence) values by high energy milling process are a consequence mainly of the crystallite size reduction. The lesser variation in PL values by low energy milling proces is related to the coherent crystalline domain preservation and the unnoticeable amorphization. These results corroborate that the photoluminescence intensity and the persistent luminescence of the SrAl2O4:Eu2+, Dy3+ powders depend extrinsically on the morphology of the particles such as particle size, grain size, surface damage and intrinsically on the crystallinity (crystallite size); being the intrinsically effects the ones that have a significant influence on the photoluminescent response. By combustion method, nanostructured SrAl2O4:Eu2+, Dy3+ sheets with a thickness ≤1 μm have been obtained. The amount of fuel (urea) in the reaction has an important influence on the phase composition; urea contents larger than the stoichiometric one require the presence of an oxidant agent such as HNO3 to complete the reaction. A higher amount of urea (excess of urea: denoted m>1, being m=1 the stoichiometric composition) including an oxidizing agent produces SrAl2O4:Eu2+,Dy3+ particles with persistent luminescence due to the effective chelation of the cations and the creation of suitable atmospheric conditions to reduce the Eu3+ to Eu2+. Therefore, optimizing the synthesis parameters in combustion synthesis by using a higher amount of urea and an internal oxidizing agent allows to complete the reaction. The amount of secondary phases can be significantly reduced and the photoluminescence response can be enhanced. This situation is attributed to a higher energy that improves the crystallinity of the powders. The powders obtained have a particle size c.a. 5-25 μm with a thickness ≤1 μm and require relatively low ignition temperatures (600oC). It is possible to reduce the particle size by a low energy dry milling but this process implies the decrease of the photoluminescent response. However, a post-thermal treatment in a reducing atmosphere allows the improvement of the properties due to the increment of crystallinity and the reduction of Eu3+ to Eu2+. Compared with the powder resulted from solid state method (commercial reference: average particle size, 20 μm and heterogeneous particle size distribution) the emission intensity of the powder prepared by combustion method achieve the values between 35% to 21% of the reference powder intensity. Moreover, the initial intensity of the decay curve is 20% of the intensity of the reference powder. Taking in account these results, it is necessary to explore other methods to synthesize the powders For that reason, an original synthetic route has been developed in this study: the molten salt assisted process to obtain highly crystalline SrAl2O4 powders with nanometric sized crystallites. The molten salt was composed of a mixture of NaCl and KCl using a 0.5:0.5 molar ratio (eutectic mixture hereafter abbreviated as (NaCl-KCl)e). The main advantages of salt addition is the increase of the reaction rate, the significant reduction of the synthesis temperature and the duration of the thermal treatment in comparison with classic solid state method. The SrAl2O4 formation is promoted due to the high mobility of the Sr2+ cations in the liquid medium. Different kinds of Al2O3 have been employed to evaluate the role of the size and the nature of this precursor on the kinetics of reaction, on the morphology and the final properties of the product. The SrAl2O4:Eu2+, Dy3+ powders have pseudo-spherical morphology and particle size ≤0.5 μm when a sub-micron Al2O3 ( 0.5 μm Al2O3, 0.1 μm Al2O3 and γ-Al2O3) has been used. This can be attributed to a higher reactivity in the system and the dominance of dissolution-precipitation mechanism. However, the use of larger alumina (6 μm Al2O3) modifies the reaction pathway leading to a different reaction evolution. More specifically, the growth of SrAl2O4 sub-micron particles on the surface of hexagonal platelets of 6μm Al2O3 is promoted. The particles retain the shape of the original Al2O3 and this formation process can be attributed to a «core-shell» mechanism. The particles obtained exhibit different photoluminescent response as a function of the final morphology of the powder. Therefore, through this study, it has been elucidated the reaction mechanisms of SrAl2O4 formation assisted by (NaCl-KCl)e that are governed by the diffusion of SrCO3 and the reactivity of the alumina particles. Optimizing the Al2O3/SrO ratio of the SrAl2O4:Eu, Dy powders synthesized with 6 μm Al2O3 as a precursor, the secondary phases and the concentration of dopant needed can be reduced keeping the photoluminescent response of the synthesized powder. Compared with the commercial reference powder, up to 90% of the emission intensity of the reference powder has been achieved for the powder prepared by molten salt method using 6μm Al2O3 as alumina precursor. Concerning the initial intensity of the decay curve, 60% of the initial intensity of the reference powder has been obtained. Additionally, it is necessary to take into account that SrAl2O4 has two polymorphs: monoclinic symmetry that is stable at temperatures below 650oC and hexagonal symmetry that is stable above this temperature. Monoclinic phase shows luminescent properties. However, there is no clear agreement on the emission of the hexagonal structure. By molten salt, it is possible to stabilize the hexagonal phase of SrAl2O4 employing an excess of Al2O3 (Al2O3/SrO: 2) and γ-Al2O3 as a precursor. The existence of nanometric crystalline domains with lower size (≤20 nm) allows the stabilization of the hexagonal phase. Moreover, it has been evidenced that the hexagonal polymorph exhibits photoluminescent response. To sum up, the design of nanostructured SrAl2O4:Eu2+, Dy3+ materials allows to obtain different morphologies and as consequence different photoluminescent responses. The reduction of temperature, duration of the thermal treatment and the precursors materials needed imply the decrease of the economic cost of the material. Therefore, the viability, suitability and scalability of the synthesis strategy developed in this work to process SrAl2O4:Eu2+, Dy3+ are demonstrated.

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalámbricas para aplicaciones de altas prestaciones, y computación distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autónomos distribuidos de altas prestaciones (por sus siglas en inglés, High-Performance Autonomous Distributed Systems (HPADS)), así como su evolución hacia el procesamiento de alta resolución. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energética, la capacidad de cómputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptación, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluación. Esta clase de sistemas suele formar parte de sistemas más complejos llamados sistemas ciber-físicos (por sus siglas en inglés, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones médicas, fabricación, o aplicaciones aeroespaciales, entre otras muchas. Para el diseño de este tipo de sistemas, aspectos tales como la confiabilidad, la definición de modelos de computación, o el uso de metodologías y/o herramientas que faciliten el incremento de la escalabilidad y de la gestión de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus características pueden ser aplicables en el campo de los CPSs, así como en la propuesta de un nuevo diseño de plataforma de altas prestaciones que se ajuste mejor a los nuevos y más exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripción, implementación y validación de la plataforma propuesta, así como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseño de la plataforma propuesta se enumeran a continuación: • Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energético y capacidad de cómputo. • Propuesta de técnicas de gestión del consumo de energía en cada etapa del perfil de trabajo de la plataforma. •Propuestas para la inclusión de reconfiguración dinámica y parcial de la FPGA (por sus siglas en inglés, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecución y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, así como en la adquisición y comunicación de los mismos, además de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas están migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas híbridos hardware-software que incluyen varios procesadores, o varios procesadores y lógica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en inglés, System on Chip (SoC)) que incluyen procesadores embebidos y lógica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energético, precio, capacidad de cómputo y flexibilidad. Estos buenos resultados son aún mejores cuando las aplicaciones tienen altos requisitos de cómputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como único procesador, así como un diseño compatible con la plataforma para redes de sensores inalámbricas desarrollada en el Centro de Electrónica Industrial de la Universidad Politécnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opción en cuanto a consumo y cantidad de recursos integrados, cuando además, permite el uso de reconfiguración dinámica y parcial. Es importante resaltar que aunque los valores de consumo son los mínimos para esta familia de componentes, la potencia instantánea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autónoma, y en la mayoría de los casos alimentados por baterías. Por esta razón, es necesario incluir en el diseño estrategias de ahorro energético para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentación de forma que sólo aquellos elementos que sean estrictamente necesarios permanecerán alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operación y así optimizar enormemente el consumo de energía. El hecho de apagar la FPGA para ahora energía durante los periodos de inactividad, supone la pérdida de la configuración, puesto que la memoria de configuración es una memoria volátil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguración total de la plataforma una vez encendida, en este trabajo, se incluye una técnica para la compresión del archivo de configuración de la FPGA, de forma que se consiga una reducción del tiempo de configuración y por ende de la energía consumida. Aunque varios de los requisitos de diseño pueden satisfacerse con el diseño de la plataforma HiReCookie, es necesario seguir optimizando diversos parámetros tales como el consumo energético, la tolerancia a fallos y la capacidad de procesamiento. Esto sólo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral está centrada en el diseño de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cómputo, Confiabilidad y Consumo de energía) para la mejora de estos parámetros por medio de un uso dinámico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicación tipo bus, preparada para dar soporte para la gestión dinámica de los recursos internos de la FPGA en tiempo de ejecución gracias a la inclusión de reconfiguración dinámica y parcial. Gracias a esta capacidad de reconfiguración parcial, es posible adaptar los niveles de capacidad de procesamiento, energía consumida o tolerancia a fallos para responder a las demandas de la aplicación, entorno, o métricas internas del dispositivo mediante la adaptación del número de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseño de la arquitectura, su implementación en la plataforma HiReCookie, así como en otra familia de FPGAs, y su validación por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: • Proponer una metodología basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en inglés, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecución, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el código de aplicación. • Proponer un diseño y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinámica dependiendo bien de parámetros externos o bien de parámetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura serán posibles gracias a la reconfiguración dinámica y parcial de aceleradores hardware en tiempo real. • Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimización de las transacciones en ráfaga de datos hacia los aceleradores. •Aprovechar las ventajas ofrecidas por la aceleración lograda por módulos puramente hardware para conseguir una mejor eficiencia energética. • Ser capaces de cambiar los niveles de redundancia de hardware de forma dinámica según las necesidades del sistema en tiempo real y sin cambios para el código de aplicación. • Proponer una capa de abstracción entre el código de aplicación y el uso dinámico de los recursos de la FPGA. El diseño en FPGAs permite la utilización de módulos hardware específicamente creados para una aplicación concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propósito general. Además, algunas FPGAs permiten la reconfiguración dinámica y parcial de ciertas partes de su lógica en tiempo de ejecución, lo cual dota al diseño de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de añadir bloques prediseñados y poder formar sistemas en chip de una forma más o menos directa. Sin embargo, la forma en la que estos módulos hardware están organizados dentro de la arquitectura interna ya sea estática o dinámicamente, o la forma en la que la información se intercambia entre ellos, influye enormemente en la capacidad de cómputo y eficiencia energética del sistema. De la misma forma, la capacidad de cargar módulos hardware bajo demanda, permite añadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseño de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseño de un bloque hardware no es sólo su propio diseño, sino también el diseño de sus interfaces, y en algunos casos de los drivers software para su manejo. Además, al añadir más bloques, el espacio de diseño se hace más complejo, y su programación más difícil. Aunque la mayoría de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en inglés, Intelectual Property) comerciales y plantillas para ayudar al diseño de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestión dinámica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computación, consumo energético y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solución de compromiso entre estos tres parámetros. Mediante el uso de la reconfiguración dinámica y parcial y una mejora en la transmisión de los datos entre la memoria principal y los aceleradores, es posible dedicar un número variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variación en el tiempo del número de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleración, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero óptimo de recursos para una tarea mejora el consumo energético ya que bien es posible disminuir la potencia instantánea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos límites lógicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el código de aplicación. A este respecto, se incluyen distintos niveles de transparencia: • Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el código de aplicación sufra ningún cambio. • Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el código de aplicación. • Transparencia a la replicación: es posible usar múltiples instancias de un mismo módulo bien para añadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el código de aplicación cambie. • Transparencia a la posición: la posición física de los módulos hardware es arbitraria para su direccionamiento desde el código de aplicación. • Transparencia a los fallos: si existe un fallo en un módulo hardware, gracias a la redundancia, el código de aplicación tomará directamente el resultado correcto. • Transparencia a la concurrencia: el hecho de que una tarea sea realizada por más o menos bloques es transparente para el código que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos líneas diferentes. En primer lugar, con el diseño de la plataforma HiReCookie y en segundo lugar con el diseño de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuación. • Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o División de la arquitectura en distintas islas de alimentación. o Implementación de los diversos modos de bajo consumo y políticas de despertado del nodo. o Creación de un archivo de configuración de la FPGA comprimido para reducir el tiempo y el consumo de la configuración inicial. • Diseño de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computación y modos de ejecución inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un número variable de bloques de hilos por cada unidad de ejecución. o Estructura para optimizar las transacciones de datos en ráfaga proporcionando datos en cascada o en paralelo a los distinto módulos incluyendo un proceso de votado por mayoría y operaciones de reducción. o Capa de abstracción entre el procesador principal que incluye el código de aplicación y los recursos asignados para las diferentes tareas. o Arquitectura de los módulos hardware reconfigurables para mantener la escalabilidad añadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterización online de las tareas para proporcionar información a un módulo de gestión de recursos para mejorar la operación en términos de energía y procesamiento cuando además se opera entre distintos nieles de tolerancia a fallos. El documento está dividido en dos partes principales formando un total de cinco capítulos. En primer lugar, después de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseño de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energético y se muestran casos de uso de la plataforma así como pruebas de validación del diseño. La segunda parte del documento describe la arquitectura reconfigurable, su implementación en varias FPGAs, y pruebas de validación en términos de capacidad de procesamiento y consumo energético, incluyendo cómo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los capítulos a lo largo del documento son los siguientes: El capítulo 1 analiza los principales objetivos, motivación y aspectos teóricos necesarios para seguir el resto del documento. El capítulo 2 está centrado en el diseño de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energía. El capítulo 3 describe la arquitectura reconfigurable ARTICo3. El capítulo 4 se centra en las pruebas de validación de la arquitectura usando la plataforma HiReCookie para la mayoría de los tests. Un ejemplo de aplicación es mostrado para analizar el funcionamiento de la arquitectura. El capítulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y líneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: • Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. • Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. • Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. • Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: • Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. • Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. • Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. • Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. • Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. • Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: • Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. • Performance transparency: the system must reconfigure itself as load changes. • Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. • Location transparency: resources are accessed with no knowledge of their location by the application code. • Failure transparency: task must be completed despite a failure in some components. • Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: • Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. • The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

Conventional detection methodology is limiting our ability to understand the roles and functions of fine roots

We lack a thorough conceptual and functional understanding of fine roots. Studies that have focused on estimating the quantity of fine roots provide evidence that they dominate overall plant root length. We need a standard procedure to quantify root length/biomass that takes proper account of fine roots. Here we investigated the extent to which root length/biomass may be underestimated using conventional methodology, and examined the technical reasons that could explain such underestimation. Our discussion is based on original X-ray-based measurements and on a literature review spanning more than six decades. We present evidence that root-length recovery depends strongly on the observation scale/spatial resolution at which measurements are carried out; and that observation scales/resolutions adequate for fine root detection have an adverse impact on the processing times required to obtain precise estimates. We conclude that fine roots are the major component of root systems of most (if not all) annual and perennial plants. Hence plant root systems could be much longer, and probably include more biomass, than is widely accepted.

Improved design of all-optical processor for modular arithmetic

A new improved design of an all-optical processor that performs modular arithmetic is presented. The modulo-processor is based on all-optical circuit of interconnected semiconductor optical amplifier logic gates. The design allows processing times of less than 1 µs for 16-bit operation at 10 Gb/s and up to 32-bit operation at 100 Gb/s.

Recent Results on Stability Analysis of an Optimal Assembly Line Balance

Two assembly line balancing problems are addressed. The first problem (called SALBP-1) is to minimize number of linearly ordered stations for processing n partially ordered operations V = {1, 2, ..., n} within the fixed cycle time c. The second problem (called SALBP-2) is to minimize cycle time for processing partially ordered operations V on the fixed set of m linearly ordered stations. The processing time ti of each operation i ∈V is known before solving problems SALBP-1 and SALBP-2. However, during the life cycle of the assembly line the values ti are definitely fixed only for the subset of automated operations V\V . Another subset V ⊆ V includes manual operations, for which it is impossible to fix exact processing times during the whole life cycle of the assembly line. If j ∈V , then operation times tj can differ for different cycles of the production process. For the optimal line balance b of the assembly line with operation times t1, t2, ..., tn, we investigate stability of its optimality with respect to possible variations of the processing times tj of the manual operations j ∈ V .

Stability of an Optimal Schedule for a Job-Shop Problem with Two Jobs

The usual assumption that the processing times of the operations are known in advance is the strictest one in scheduling theory. This assumption essentially restricts practical aspects of deterministic scheduling theory since it is not valid for the most processes arising in practice. The paper is devoted to a stability analysis of an optimal schedule, which may help to extend the significance of scheduling theory for decision-making in the real-world applications. The term stability is generally used for the phase of an algorithm, at which an optimal solution of a problem has already been found, and additional calculations are performed in order to study how solution optimality depends on variation of the numerical input data.

Análise do uso de escalas nas simulações de processos de estampagem

The purpose of using software based on numerical approximations for metal forming is given by the need to ensure process efficiency in order to get high quality products at lowest cost and shortest time. This study uses the theory of similitude in order to develop a technique capable of simulating the stamping process of a metal sheet, obtaining results close to the real values, with shorter processing times. The results are obtained through simulations performed in the finite element software STAMPACK®. This software uses the explicit integration method in time, which is usually applied to solve nonlinear problems involving contact, such as the metal forming processes. The technique was developed from a stamping model of a square box, simulated with four different scale factors, two higher and two smaller than the real scale. The technique was validated with a bending model of a welded plate, which had a high simulation time. The application of the technique allowed over 50% of decrease in the time of simulation. The results for the application of the scale technique for forming plates were satisfactory, showing good quantitative results related to the decrease of the total time of simulation. Finally, it is noted that the decrease in simulation time is only possible with the use of two related scales, the geometric and kinematic scale. The kinematic scale factors should be used with caution, because the high speeds can cause dynamic problems and could influence the results of the simulations.

Balanceamento de linhas de montagem e aplicação de ferramentas Lean no contexto da Polisport

Cada vez mais, nos dias que correm, está presente em todas as organizações a metodologia lean, que assenta numa base de melhoria contínua, de forma a responder às necessidades do mercado e à satisfação do cliente, tendo como principal finalidade a criação de valor para o produto e a eliminação de desperdícios inerente aos processos de produção do mesmo. Um elemento essencial na gestão de qualquer organização com ênfase nos resultados é o uso de indicadores de desempenho no processo de tomada de decisão. Este projeto teve como objetivo principal a identificação e eliminação de desperdícios, melhorando os processos de montagem, através do estudo dos tempos de ciclo dos centros de trabalhos/produtos mais críticos, procedendo a um balanceamento adequado e posterior simulação dos resultados através do software Arena. Posteriormente foram analisados os resultados assim como o impacto que essas mudanças causaram na empresa, com base na implementação de ferramentas de melhoria, nomeadamente ferramentas lean. Essas mudanças tiveram um impacto positivo na produção final das cadeiras e dos porta-bebés, no que diz respeito à diminuição de filas de espera entre postos, diminuição dos tempos de processamento e aumento da produção para alguns dos modelos em estudo.

Buscando la excelencia educativa: gestión de procesos académicos y administrativos en instituciones públicas de educación mediante BPM

La necesidad de mejorar la eficiencia de las organizaciones ha obligado a adoptar nuevas políticas de gestión. Esta necesidad también ha llegado a las empresas e instituciones públicas, incluyendo a las Universidades. Una de las posibilidades de mejora es la aplicación del enfoque de la gestión por procesos a través del Business Process Management (BPM). Las TIC proporcionan la posibilidad de implementar este enfoque a través de los BPMS, lo que aumenta las ventajas de la nueva gestión ya que ofrece la automatización de los procesos, su rediseño y mejora continúa. El caso de estudio es la aplicación de un BPMS en una institución pública educativa de Ecuador para observar como la gestión se mejora, alcanzándose mayores niveles de calidad y una reducción de los tiempos de proceso.

Integrated data acquisition and processing to determine metabolite contents, relaxation times, and macromolecule baseline in single examinations of individual subjects

Absolute quantitation of clinical (1)H-MR spectra is virtually always incomplete for single subjects because the separate determination of spectrum, baseline, and transverse and longitudinal relaxation times in single subjects is prohibitively long. Integrated Processing and Acquisition of Data (IPAD) based on a combined 2-dimensional experimental and fitting strategy is suggested to substantially improve the information content from a given measurement time. A series of localized saturation-recovery spectra was recorded and combined with 2-dimensional prior-knowledge fitting to simultaneously determine metabolite T(1) (from analysis of the saturation-recovery time course), metabolite T(2) (from lineshape analysis based on metabolite and water peak shapes), macromolecular baseline (based on T(1) differences and analysis of the saturation-recovery time course), and metabolite concentrations (using prior knowledge fitting and conventional procedures of absolute standardization). The procedure was tested on metabolite solutions and applied in 25 subjects (15-78 years old). Metabolite content was comparable to previously found values. Interindividual variation was larger than intraindividual variation in repeated spectra for metabolite content as well as for some relaxation times. Relaxation times were different for various metabolite groups. Parts of the interindividual variation could be explained by significant age dependence of relaxation times.

Short cycle times for cost-efficient processing in lyophilized formulations

Pharmaceutical scientists who bulk freeze dry need to foremost identify what quality factors are of a priority during cycle development since the economics of freeze-drying do not allow for both the cost-efficient production and the ability to obtain the highest quality score across all quality factors. Consider; morphology, activity, dissolution, long-term storage, packaging and cost.

The effects of L1 orthography on processing an artificial logographic script

To date, studies have focused on the acquisition of alphabetic second languages (L2s) in alphabetic first language (L1) users, demonstrating significant transfer effects. The present study examined the process from a reverse perspective, comparing logographic (Mandarin-Chinese) and alphabetic (English) L1 users in the acquisition of an artificial logographic script, in order to determine whether similar language-specific advantageous transfer effects occurred. English monolinguals, English-French bilinguals and Chinese-English bilinguals learned a small set of symbols in an artificial logographic script and were subsequently tested on their ability to process this script in regard to three main perspectives: L2 reading, L2 working memory (WM), and inner processing strategies. In terms of L2 reading, a lexical decision task on the artificial symbols revealed markedly faster response times in the Chinese-English bilinguals, indicating a logographic transfer effect suggestive of a visual processing advantage. A syntactic decision task evaluated the degree to which the new language was mastered beyond the single word level. No L1-specific transfer effects were found for artificial language strings. In order to investigate visual processing of the artificial logographs further, a series of WM experiments were conducted. Artificial logographs were recalled under concurrent auditory and visuo-spatial suppression conditions to disrupt phonological and visual processing, respectively. No L1-specific transfer effects were found, indicating no visual processing advantage of the Chinese-English bilinguals. However, a bilingual processing advantage was found indicative of a superior ability to control executive functions. In terms of L1 WM, the Chinese-English bilinguals outperformed the alphabetic L1 users when processing L1 words, indicating a language experience-specific advantage. Questionnaire data on the cognitive strategies that were deployed during the acquisition and processing of the artificial logographic script revealed that the Chinese-English bilinguals rated their inner speech as lower than the alphabetic L1 users, suggesting that they were transferring their phonological processing skill set to the acquisition and use of an artificial script. Overall, evidence was found to indicate that language learners transfer specific L1 orthographic processing skills to L2 logographic processing. Additionally, evidence was also found indicating that a bilingual history enhances cognitive performance in L2.