Avaliação da execução de aplicações orientadas à dados na arquitetura de redes em chip IPNoSys

The increasing complexity of integrated circuits has boosted the development of communications architectures like Networks-on-Chip (NoCs), as an architecture; alternative for interconnection of Systems-on-Chip (SoC). Networks-on-Chip complain for component reuse, parallelism and scalability, enhancing reusability in projects of dedicated applications. In the literature, lots of proposals have been made, suggesting different configurations for networks-on-chip architectures. Among all networks-on-chip considered, the architecture of IPNoSys is a non conventional one, since it allows the execution of operations, while the communication process is performed. This study aims to evaluate the execution of data-flow based applications on IPNoSys, focusing on their adaptation against the design constraints. Data-flow based applications are characterized by the flowing of continuous stream of data, on which operations are executed. We expect that these type of applications can be improved when running on IPNoSys, because they have a programming model similar to the execution model of this network. By observing the behavior of these applications when running on IPNoSys, were performed changes in the execution model of the network IPNoSys, allowing the implementation of an instruction level parallelism. For these purposes, analysis of the implementations of dataflow applications were performed and compared

Arquitetura hardware/software de um núcleo NCAP segundo o padrão IEEE 1451.1: uma prova de conceito

Os sensores inteligentes são dispositivos que se diferenciam dos sensores comuns por apresentar capacidade de processamento sobre os dados monitorados. Eles tipicamente são compostos por uma fonte de alimentação, transdutores (sensores e atuadores), memória, processador e transceptor. De acordo com o padrão IEEE 1451 um sensor inteligente pode ser dividido em módulos TIM e NCAP que devem se comunicar através de uma interface padronizada chamada TII. O módulo NCAP é a parte do sensor inteligente que comporta o processador. Portanto, ele é o responsável por atribuir a característica de inteligência ao sensor. Existem várias abordagens que podem ser utilizadas para o desenvolvimento desse módulo, dentre elas se destacam aquelas que utilizam microcontroladores de baixo custo e/ou FPGA. Este trabalho aborda o desenvolvimento de uma arquitetura hardware/software para um módulo NCAP segundo o padrão IEEE 1451.1. A infra-estrutura de hardware é composta por um driver de interface RS-232, uma memória RAM de 512kB, uma interface TII, o processador embarcado NIOS II e um simulador do módulo TIM. Para integração dos componentes de hardware é utilizada ferramenta de integração automática SOPC Builder. A infra-estrutura de software é composta pelo padrão IEEE 1451.1 e pela aplicação especí ca do NCAP que simula o monitoramento de pressão e temperatura em poços de petróleo com o objetivo de detectar vazamento. O módulo proposto é embarcado em uma FPGA e para a sua prototipação é usada a placa DE2 da Altera que contém a FPGA Cyclone II EP2C35F672C6. O processador embarcado NIOS II é utilizado para dar suporte à infra-estrutura de software do NCAP que é desenvolvido na linguagem C e se baseia no padrão IEEE 1451.1. A descrição do comportamento da infra-estrutura de hardware é feita utilizando a linguagem VHDL

Arquitetura da informação para biblioteca digital personalizável

Pós-graduação em Ciência da Informação - FFC

SIRCo: uma arquitetura para Sensoriamento Inteligente de Rádios Cognitivos

The increased demand for using the Industrial, Scientific and Medical (ISM) unlicensed frequency spectrum has caused interference problems and lack of resource availability for wireless networks. Cognitive radio (CR) have emerged as an alternative to reduce interference and intelligently use the spectrum. Several protocols were proposed aiming to mitigate these problems, but most have not been implemented in real devices. This work presents an architecture for Intelligent Sensing for Cognitive Radios (ISCRa), and a spectrum decision model (SDM) based on Artificial Neural Networks (ANN), which uses as input a database with local spectrum behavior and a database with primary users information. For comparison, a spectrum decision model based on AHP, which employs advanced techniques in its spectrum decision method was implemented. Another spectrum decision model that considers only a physical parameter for channel classification was also implemented. Spectrum decision models evaluated, as well as ISCRa's architecture were developed in GNU-Radio framework and implemented on real nodes. Evaluation of SDMs considered metrics of: delivery rate, latency (Round Trip Time - RTT) and handoff. Experiments on real nodes showed that ISCRa architecture with ANN based SDM increased packet delivery rate and presented fewer frequency variation (handoff) while maintaining latency. Considering higher bandwidth as application's Quality of Service requirement, ANN-SDM obtained the best results when compared to other SDM for cognitive radio networks (CRN).

Compilação de bytecodes Java para um ambiente de arquitetura reconfigurável

Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)

Pangea - Arquitetura semântica para a integração de dados e modelos geoespaciais na Web

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Compilação para arquitetura reconfigurável

Pós-graduação em Ciência da Computação - IBILCE

Uma arquitetura multiagentes para sistema educacional baseado na web semântica

Pós-graduação em Ciência da Computação - IBILCE

Arquitetura para publicação e universalização do acesso a transdutores inteligentes

Pós-graduação em Engenharia Elétrica - FEIS

Metodologia de desenvolvimento de ambientes informacionais digitais a partir dos princípios da arquitetura da informação

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Algoritmo de escalonamento de instância de máquina virtual na computação em nuvem

Pós-graduação em Ciência da Computação - IBILCE

Uma arquitetura multiagente para sistemas de supervisão e controle de processos

Pós-graduação em Ciência da Computação - IBILCE

Arquitetura da informação pervasiva: contribuições conceituais

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Paralelização de algoritmos de trimap utilizando a arquitetura Cuda

Techniques of image combination, with extraction of objects to set a final scene, are very used in applications from photos montages to cinematographic productions. These techniques are called digital matting. With them is possible to decrease the cost of productions, because it is not necessary for the actor to be filmed in the location where the final scene occurs. This feature also favors its use in programs made to digital television, which demands a high quality image. Many digital matting algorithms use markings done on the images, to demarcate what is the foreground, the background and the uncertainty areas. This marking is called trimap, which is a triple map containing these three informations. The trimap is done, typically, from manual markings. In this project, methods were created that can be used in digital matting algorithms, with restriction of time and without human interaction, that is, the creation of an algorithm that generates the trimap automatically. This last one can be generated from the difference between a color of an arbitrary background and the foreground, or by using a depth map. It was also created a matting method, based on the Geodesic Matting (BAI; SAPIRO, 2009), which has an inferior processing time then the original one. Aiming to improve the performance of the applications that generates the trimap and of the algorithms that generates the alphamap (map that associates a value to the transparency of each pixel of the image), allowing its use in applications with time restrictions, it was used the CUDA architecture. Taking advantage, this way, of the computational power and the features of the GPGPU, which is massively parallel

Arquitetura multiagente para análise de dados

Não disponível