Public Square & Four Towers, Chiclana, Cádiz (2005)

PUBLIC SQUARE & FOUR TOWERS, CHICLANA, CÁDIZ (2005) [Proyecto]

Cathedral Square

Collaborator: Modesto Sánchez Morales

Fast ignition driven by quasi-monoenergetic ions: Optimal ion type and reduction of ignition energies with an ion beam array

Fast ignition of inertial fusion targets driven by quasi-monoenergetic ion beams is investigated by means of numerical simulations. Light and intermediate ions such as lithium, carbon, aluminum and vanadium have been considered. Simulations show that the minimum ignition energies of an ideal configuration of compressed Deuterium-Tritium are almost independent on the ion atomic number. However, they are obtained for increasing ion energies, which scale, approximately, as Z2, where Z is the ion atomic number. Assuming that the ion beam can be focused into 10 ?m spots, a new irradiation scheme is proposed to reduce the ignition energies. The combination of intermediate Z ions, such as 5.5 GeV vanadium, and the new irradiation scheme allows a reduction of the number of ions required for ignition by, roughly, three orders of magnitude when compared with the standard proton fast ignition scheme.

An autostereoscopic device for mobile applications based on a liquid crystal microlens array and an OLED display

In recent years, many experimental and theoretical research groups worldwide have actively worked on demonstrating the use of liquid crystals (LCs) as adaptive lenses for image generation, waveform shaping, and non-mechanical focusing applications. In particular, important achievements have concerned the development of alternative solutions for 3D vision. This work focuses on the design and evaluation of the electro-optic response of a LC-based 2D/3D autostereoscopic display prototype. A strategy for achieving 2D/3D vision has been implemented with a cylindrical LC lens array placed in front of a display; this array acts as a lenticular sheet with a tunable focal length by electrically controlling the birefringence. The performance of the 2D/3D device was evaluated in terms of the angular luminance, image deflection, crosstalk, and 3D contrast within a simulated environment. These measurements were performed with characterization equipment for autostereoscopic 3D displays (angular resolution of 0.03 ).

Vista de dos Templos antiguos en la plaza del Eco de Sagunto [Material gráfico] = Vue de deux Temples antiques sur la Place de l'Echo à Sagonte = View of two antique Temples in the square of the Echo at Sagonta

Estampado junto a "Plano de la Plaza del Eco"

Plano de la Plaza del Eco [Material gráfico] = Plan de la Place de l'Echo = Plan of the Square of the Echo

Estampado en la misma hoja con: "Vista de dos Templos antiguos en la plaza del Eco de Sagunto"

Haydn's celebrated overture composed for & performed at Mr. Salomon's concert Hanover-Square : adapted for the piano-forte, with an accompaniment for a violin & violoncello ad libitum. N. 2, Sinfonia II [Música notada]

Hay un ejemplar encuadernado con: Deux sonates et La Coquette pour forte piano (XVIII/2815). Firma autógrafa de J.C. Salomon en la port.

Haydn's celebrated overture composed for & performed at Mr. Salomon's concert Hanover-Square : adapted for the piano-forte, with an accompaniment for a violin & violoncello ad libitum. N. 3, Sinfonia III [Música notada]

Hay un ejemplar encuadernado con: Deux sonates et La Coquette pour forte piano (XVIII/2815). Firma autógrafa de J.C. Salomon en la port.

Antena impresa para comunicaciones por satélite en banda Ka: Esquema de array y elementos radiantes

Este trabajo fin de grado versa sobre el diseño y simulación del elemento radiante de una antena impresa con polarización circular, operativa en la banda Ka de frecuencias (18 – 31 GHz) para un sistema de comunicaciones entre aviones y satélites. Su principal característica es que la antena está formada por placas de circuito impreso apiladas. En las placas superiores se sitúan los elementos radiantes, mientras que en las capas internas se diseñan las líneas de transmisión, que forman la alimentación del array. Como elementos radiantes se ha recurrido a la tecnología de parches apilados, para conseguir un ancho de banda relativamente alto en una estructura multicapa de dieléctricos plásticos. Para excitarlos se han desarrollado dos tipos de red de alimentación, para comprobar con cuál se obtiene una mejor respuesta. Los tipos que se usan son: mediante sonda coaxial y por línea de transmisión, concretamente stripline. Respecto a la polarización circular del elemento (en tecnología stripline), se desarrolla una red de polarización haciendo uso de una doble alimentación y un híbrido 90º. Entre los elementos de este tipo de estructuras se produce un fuerte acoplo. Para reducir el efecto de este acoplo, se realiza un análisis optimizando el diseño

Modal liquid crystal microaxicon array

A novel tunable liquid crystal microaxicon array is proposed and experimentally demonstrated. The proposed structure is capable of generating tunable axicons (thousands of elements) of micrometric size, with simple control (four control voltages) and low voltage, and is totally reconfigurable. Depending on the applied voltages, control over the diameter, as well as the effective wedge angle, can be achieved. Controls over the diameter ranging from 107 to 77 μm have been demonstrated. In addition, a control over the phase profile tunability, from 12π to 24π radians, has been demonstrated. This result modifies the effective cone angle. The diameter tunability, as well the effective cone angle, results in a control over the nondiffractive Bessel beam distance. The RMS wavefront deviation from the ideal axicon is only λ∕3. The proposed device has several advantages over the existing microaxicon arrays, including being simple having a low cost. The device could contribute to developing new applications and to reducing the fabrication costs of current devices.

Design and Simulation of Deep Nanometer SRAM Cells under Energy, Mismatch, and Radiation Constraints

La fiabilidad está pasando a ser el principal problema de los circuitos integrados según la tecnología desciende por debajo de los 22nm. Pequeñas imperfecciones en la fabricación de los dispositivos dan lugar ahora a importantes diferencias aleatorias en sus características eléctricas, que han de ser tenidas en cuenta durante la fase de diseño. Los nuevos procesos y materiales requeridos para la fabricación de dispositivos de dimensiones tan reducidas están dando lugar a diferentes efectos que resultan finalmente en un incremento del consumo estático, o una mayor vulnerabilidad frente a radiación. Las memorias SRAM son ya la parte más vulnerable de un sistema electrónico, no solo por representar más de la mitad del área de los SoCs y microprocesadores actuales, sino también porque las variaciones de proceso les afectan de forma crítica, donde el fallo de una única célula afecta a la memoria entera. Esta tesis aborda los diferentes retos que presenta el diseño de memorias SRAM en las tecnologías más pequeñas. En un escenario de aumento de la variabilidad, se consideran problemas como el consumo de energía, el diseño teniendo en cuenta efectos de la tecnología a bajo nivel o el endurecimiento frente a radiación. En primer lugar, dado el aumento de la variabilidad de los dispositivos pertenecientes a los nodos tecnológicos más pequeños, así como a la aparición de nuevas fuentes de variabilidad por la inclusión de nuevos dispositivos y la reducción de sus dimensiones, la precisión del modelado de dicha variabilidad es crucial. Se propone en la tesis extender el método de inyectores, que modela la variabilidad a nivel de circuito, abstrayendo sus causas físicas, añadiendo dos nuevas fuentes para modelar la pendiente sub-umbral y el DIBL, de creciente importancia en la tecnología FinFET. Los dos nuevos inyectores propuestos incrementan la exactitud de figuras de mérito a diferentes niveles de abstracción del diseño electrónico: a nivel de transistor, de puerta y de circuito. El error cuadrático medio al simular métricas de estabilidad y prestaciones de células SRAM se reduce un mínimo de 1,5 veces y hasta un máximo de 7,5 a la vez que la estimación de la probabilidad de fallo se mejora en varios ordenes de magnitud. El diseño para bajo consumo es una de las principales aplicaciones actuales dada la creciente importancia de los dispositivos móviles dependientes de baterías. Es igualmente necesario debido a las importantes densidades de potencia en los sistemas actuales, con el fin de reducir su disipación térmica y sus consecuencias en cuanto al envejecimiento. El método tradicional de reducir la tensión de alimentación para reducir el consumo es problemático en el caso de las memorias SRAM dado el creciente impacto de la variabilidad a bajas tensiones. Se propone el diseño de una célula que usa valores negativos en la bit-line para reducir los fallos de escritura según se reduce la tensión de alimentación principal. A pesar de usar una segunda fuente de alimentación para la tensión negativa en la bit-line, el diseño propuesto consigue reducir el consumo hasta en un 20 % comparado con una célula convencional. Una nueva métrica, el hold trip point se ha propuesto para prevenir nuevos tipos de fallo debidos al uso de tensiones negativas, así como un método alternativo para estimar la velocidad de lectura, reduciendo el número de simulaciones necesarias. Según continúa la reducción del tamaño de los dispositivos electrónicos, se incluyen nuevos mecanismos que permiten facilitar el proceso de fabricación, o alcanzar las prestaciones requeridas para cada nueva generación tecnológica. Se puede citar como ejemplo el estrés compresivo o extensivo aplicado a los fins en tecnologías FinFET, que altera la movilidad de los transistores fabricados a partir de dichos fins. Los efectos de estos mecanismos dependen mucho del layout, la posición de unos transistores afecta a los transistores colindantes y pudiendo ser el efecto diferente en diferentes tipos de transistores. Se propone el uso de una célula SRAM complementaria que utiliza dispositivos pMOS en los transistores de paso, así reduciendo la longitud de los fins de los transistores nMOS y alargando los de los pMOS, extendiéndolos a las células vecinas y hasta los límites de la matriz de células. Considerando los efectos del STI y estresores de SiGe, el diseño propuesto mejora los dos tipos de transistores, mejorando las prestaciones de la célula SRAM complementaria en más de un 10% para una misma probabilidad de fallo y un mismo consumo estático, sin que se requiera aumentar el área. Finalmente, la radiación ha sido un problema recurrente en la electrónica para aplicaciones espaciales, pero la reducción de las corrientes y tensiones de los dispositivos actuales los está volviendo vulnerables al ruido generado por radiación, incluso a nivel de suelo. Pese a que tecnologías como SOI o FinFET reducen la cantidad de energía colectada por el circuito durante el impacto de una partícula, las importantes variaciones de proceso en los nodos más pequeños va a afectar su inmunidad frente a la radiación. Se demuestra que los errores inducidos por radiación pueden aumentar hasta en un 40 % en el nodo de 7nm cuando se consideran las variaciones de proceso, comparado con el caso nominal. Este incremento es de una magnitud mayor que la mejora obtenida mediante el diseño de células de memoria específicamente endurecidas frente a radiación, sugiriendo que la reducción de la variabilidad representaría una mayor mejora. ABSTRACT Reliability is becoming the main concern on integrated circuit as the technology goes beyond 22nm. Small imperfections in the device manufacturing result now in important random differences of the devices at electrical level which must be dealt with during the design. New processes and materials, required to allow the fabrication of the extremely short devices, are making new effects appear resulting ultimately on increased static power consumption, or higher vulnerability to radiation SRAMs have become the most vulnerable part of electronic systems, not only they account for more than half of the chip area of nowadays SoCs and microprocessors, but they are critical as soon as different variation sources are regarded, with failures in a single cell making the whole memory fail. This thesis addresses the different challenges that SRAM design has in the smallest technologies. In a common scenario of increasing variability, issues like energy consumption, design aware of the technology and radiation hardening are considered. First, given the increasing magnitude of device variability in the smallest nodes, as well as new sources of variability appearing as a consequence of new devices and shortened lengths, an accurate modeling of the variability is crucial. We propose to extend the injectors method that models variability at circuit level, abstracting its physical sources, to better model sub-threshold slope and drain induced barrier lowering that are gaining importance in FinFET technology. The two new proposed injectors bring an increased accuracy of figures of merit at different abstraction levels of electronic design, at transistor, gate and circuit levels. The mean square error estimating performance and stability metrics of SRAM cells is reduced by at least 1.5 and up to 7.5 while the yield estimation is improved by orders of magnitude. Low power design is a major constraint given the high-growing market of mobile devices that run on battery. It is also relevant because of the increased power densities of nowadays systems, in order to reduce the thermal dissipation and its impact on aging. The traditional approach of reducing the voltage to lower the energy consumption if challenging in the case of SRAMs given the increased impact of process variations at low voltage supplies. We propose a cell design that makes use of negative bit-line write-assist to overcome write failures as the main supply voltage is lowered. Despite using a second power source for the negative bit-line, the design achieves an energy reduction up to 20% compared to a conventional cell. A new metric, the hold trip point has been introduced to deal with new sources of failures to cells using a negative bit-line voltage, as well as an alternative method to estimate cell speed, requiring less simulations. With the continuous reduction of device sizes, new mechanisms need to be included to ease the fabrication process and to meet the performance targets of the successive nodes. As example we can consider the compressive or tensile strains included in FinFET technology, that alter the mobility of the transistors made out of the concerned fins. The effects of these mechanisms are very dependent on the layout, with transistor being affected by their neighbors, and different types of transistors being affected in a different way. We propose to use complementary SRAM cells with pMOS pass-gates in order to reduce the fin length of nMOS devices and achieve long uncut fins for the pMOS devices when the cell is included in its corresponding array. Once Shallow Trench isolation and SiGe stressors are considered the proposed design improves both kinds of transistor, boosting the performance of complementary SRAM cells by more than 10% for a same failure probability and static power consumption, with no area overhead. While radiation has been a traditional concern in space electronics, the small currents and voltages used in the latest nodes are making them more vulnerable to radiation-induced transient noise, even at ground level. Even if SOI or FinFET technologies reduce the amount of energy transferred from the striking particle to the circuit, the important process variation that the smallest nodes will present will affect their radiation hardening capabilities. We demonstrate that process variations can increase the radiation-induced error rate by up to 40% in the 7nm node compared to the nominal case. This increase is higher than the improvement achieved by radiation-hardened cells suggesting that the reduction of process variations would bring a higher improvement.

SemQuaRE - An extension of the SQuaRE quality model for the evaluation of semantic technologies

To correctly evaluate semantic technologies and to obtain results that can be easily integrated, we need to put evaluations under the scope of a unique software quality model. This paper presents SemQuaRE, a quality model for semantic technologies. SemQuaRE is based on the SQuaRE standard and describes a set of quality characteristics specific to semantic technologies and the quality measures that can be used for their measurement. It also provides detailed formulas for the calculation of such measures. The paper shows that SemQuaRE is complete with respect to current evaluation trends and that it has been successfully applied in practice.

Dust effects on PV array performance: in-field observations with non-uniform patterns

This paper presents the impact of non-homogeneous deposits of dust on the performance of a PV array. The observations have been made in a 2-MW PV park in the southeast region of Spain. The results are that inhomogeneous dust leads to more significant consequences than the mere short-circuit current reduction resulting from transmittance losses. In particular, when the affected PV modules are part of a string together with other cleaned (or less dusty) ones, operation voltage losses arise. These voltage losses can be several times larger than the short-circuit ones, leading to power losses that can be much larger than what measurements suggest when the PV modules are considered separately. Significant hot-spot phenomena can also arise leading to cells exhibiting temperature differences of more than 20 degrees and thus representing a threat to the PV modules' lifetime.

The brain is square

Sobre arquitectura