Memorie storiche intorno la vita dell'arciduca Francesco IV.

Facsim. of the Modena, 1846-1854 ed.

Istruzione storico-pittorica per visitare le chiese e palazzi di Città di Castello : colle memorie di alcuni artefici del disegno che in detta città fiorirono /

Includes indexes.

Memorie storiche di caivano

Mode of access: Internet.

Memorie storiche delle arti e degli artisti della Marca di Ancona /

Reprint of the 1834 ed. published by Tip. di A. Mancini, Macerata.

Memorie delle famiglie nobili delle province meridionali d'Italia. Raccolte dal Conte Berardo Candida Gonzaga.

A reprint of the edition of 1875-1882.

Atti e memorie delle Rr. Deputazioni di storia patria per le provincie dell'Emilia.

Mode of access: Internet.

Algoritmi per la distribuzione dei dati in reti non cablate di sensori

Le reti di sensori non cablate producono una grande quantità di informazioni sotto forma di flusso continuo di dati, provenienti da una certa area fisica. Individualmente, ogni sensore è autonomo, dotato di batteria limitata e possiede una piccola antenna per la comunicazione; collettivamente, i sensori cooperano su un’ area più o meno vasta per far giungere i dati gene- rati ad un unità centrale. Poiché la sostituzione delle batterie è spesso un operazione troppo costosa o inattuabile, l’efficienza energetica è considerata una metrica prioritaria durante la progettazione delle reti di sensori non cablate. Si richiede non solo di ridurre le richieste energetiche di ogni singolo nodo, ma anche di massimizzare il tempo di vita dell’intera rete, considerando i costi di comunicazione tra sensori. Ciò ha portato allo studio di come rimuo- vere le inefficienze energetiche sotto ogni aspetto: dalla piattaforma hardware, al software di base, ai protocolli di comunicazione al software applicativo. Nella tesi è illustrata una tecnica per il risparmio energetico che consiste nell’applicare memorie fisiche ad alcuni nodi della rete, in modo da accumulare in esse porzioni dei dati ge- nerati; successivamente le informazioni possono essere recuperate dall’unità centrale tramite interrogazioni. Questo permette di ridurre il numero di dati trasmessi, e conseguentemente diminuire l’assorbimento energetico della rete. Scopo della presente tesi è individuare algo- ritmi per determinare la disposizione ottima delle memorie tra i nodi.

Tecniche di ottimizzazione del software per sistemi su singolo chip per applicazioni di Nomadic Computing

I moderni sistemi embedded sono equipaggiati con risorse hardware che consentono l’esecuzione di applicazioni molto complesse come il decoding audio e video. La progettazione di simili sistemi deve soddisfare due esigenze opposte. Da un lato è necessario fornire un elevato potenziale computazionale, dall’altro bisogna rispettare dei vincoli stringenti riguardo il consumo di energia. Uno dei trend più diffusi per rispondere a queste esigenze opposte è quello di integrare su uno stesso chip un numero elevato di processori caratterizzati da un design semplificato e da bassi consumi. Tuttavia, per sfruttare effettivamente il potenziale computazionale offerto da una batteria di processoriè necessario rivisitare pesantemente le metodologie di sviluppo delle applicazioni. Con l’avvento dei sistemi multi-processore su singolo chip (MPSoC) il parallel programming si è diffuso largamente anche in ambito embedded. Tuttavia, i progressi nel campo della programmazione parallela non hanno mantenuto il passo con la capacità di integrare hardware parallelo su un singolo chip. Oltre all’introduzione di multipli processori, la necessità di ridurre i consumi degli MPSoC comporta altre soluzioni architetturali che hanno l’effetto diretto di complicare lo sviluppo delle applicazioni. Il design del sottosistema di memoria, in particolare, è un problema critico. Integrare sul chip dei banchi di memoria consente dei tempi d’accesso molto brevi e dei consumi molto contenuti. Sfortunatamente, la quantità di memoria on-chip che può essere integrata in un MPSoC è molto limitata. Per questo motivo è necessario aggiungere dei banchi di memoria off-chip, che hanno una capacità molto maggiore, come maggiori sono i consumi e i tempi d’accesso. La maggior parte degli MPSoC attualmente in commercio destina una parte del budget di area all’implementazione di memorie cache e/o scratchpad. Le scratchpad (SPM) sono spesso preferite alle cache nei sistemi MPSoC embedded, per motivi di maggiore predicibilità, minore occupazione d’area e – soprattutto – minori consumi. Per contro, mentre l’uso delle cache è completamente trasparente al programmatore, le SPM devono essere esplicitamente gestite dall’applicazione. Esporre l’organizzazione della gerarchia di memoria ll’applicazione consente di sfruttarne in maniera efficiente i vantaggi (ridotti tempi d’accesso e consumi). Per contro, per ottenere questi benefici è necessario scrivere le applicazioni in maniera tale che i dati vengano partizionati e allocati sulle varie memorie in maniera opportuna. L’onere di questo compito complesso ricade ovviamente sul programmatore. Questo scenario descrive bene l’esigenza di modelli di programmazione e strumenti di supporto che semplifichino lo sviluppo di applicazioni parallele. In questa tesi viene presentato un framework per lo sviluppo di software per MPSoC embedded basato su OpenMP. OpenMP è uno standard di fatto per la programmazione di multiprocessori con memoria shared, caratterizzato da un semplice approccio alla parallelizzazione tramite annotazioni (direttive per il compilatore). La sua interfaccia di programmazione consente di esprimere in maniera naturale e molto efficiente il parallelismo a livello di loop, molto diffuso tra le applicazioni embedded di tipo signal processing e multimedia. OpenMP costituisce un ottimo punto di partenza per la definizione di un modello di programmazione per MPSoC, soprattutto per la sua semplicità d’uso. D’altra parte, per sfruttare in maniera efficiente il potenziale computazionale di un MPSoC è necessario rivisitare profondamente l’implementazione del supporto OpenMP sia nel compilatore che nell’ambiente di supporto a runtime. Tutti i costrutti per gestire il parallelismo, la suddivisione del lavoro e la sincronizzazione inter-processore comportano un costo in termini di overhead che deve essere minimizzato per non comprometterre i vantaggi della parallelizzazione. Questo può essere ottenuto soltanto tramite una accurata analisi delle caratteristiche hardware e l’individuazione dei potenziali colli di bottiglia nell’architettura. Una implementazione del task management, della sincronizzazione a barriera e della condivisione dei dati che sfrutti efficientemente le risorse hardware consente di ottenere elevate performance e scalabilità. La condivisione dei dati, nel modello OpenMP, merita particolare attenzione. In un modello a memoria condivisa le strutture dati (array, matrici) accedute dal programma sono fisicamente allocate su una unica risorsa di memoria raggiungibile da tutti i processori. Al crescere del numero di processori in un sistema, l’accesso concorrente ad una singola risorsa di memoria costituisce un evidente collo di bottiglia. Per alleviare la pressione sulle memorie e sul sistema di connessione vengono da noi studiate e proposte delle tecniche di partizionamento delle strutture dati. Queste tecniche richiedono che una singola entità di tipo array venga trattata nel programma come l’insieme di tanti sotto-array, ciascuno dei quali può essere fisicamente allocato su una risorsa di memoria differente. Dal punto di vista del programma, indirizzare un array partizionato richiede che ad ogni accesso vengano eseguite delle istruzioni per ri-calcolare l’indirizzo fisico di destinazione. Questo è chiaramente un compito lungo, complesso e soggetto ad errori. Per questo motivo, le nostre tecniche di partizionamento sono state integrate nella l’interfaccia di programmazione di OpenMP, che è stata significativamente estesa. Specificamente, delle nuove direttive e clausole consentono al programmatore di annotare i dati di tipo array che si vuole partizionare e allocare in maniera distribuita sulla gerarchia di memoria. Sono stati inoltre sviluppati degli strumenti di supporto che consentono di raccogliere informazioni di profiling sul pattern di accesso agli array. Queste informazioni vengono sfruttate dal nostro compilatore per allocare le partizioni sulle varie risorse di memoria rispettando una relazione di affinità tra il task e i dati. Più precisamente, i passi di allocazione nel nostro compilatore assegnano una determinata partizione alla memoria scratchpad locale al processore che ospita il task che effettua il numero maggiore di accessi alla stessa.

Architetture di interconnessione per sistemi su singolo chip e per sistemi ad integrazione tridimensionale

I continui sviluppi nel campo della fabbricazione dei circuiti integrati hanno comportato frequenti travolgimenti nel design, nell’implementazione e nella scalabilità dei device elettronici, così come nel modo di utilizzarli. Anche se la legge di Moore ha anticipato e caratterizzato questo trend nelle ultime decadi, essa stessa si trova a fronteggiare attualmente enormi limitazioni, superabili solo attraverso un diverso approccio nella produzione di chip, consistente in pratica nella sovrapposizione verticale di diversi strati collegati elettricamente attraverso speciali vias. Sul singolo strato, le network on chip sono state suggerite per ovviare le profonde limitazioni dovute allo scaling di strutture di comunicazione condivise. Questa tesi si colloca principalmente nel contesto delle nascenti piattaforme multicore ad alte prestazioni basate sulle 3D NoC, in cui la network on chip viene estesa nelle 3 direzioni. L’obiettivo di questo lavoro è quello di fornire una serie di strumenti e tecniche per poter costruire e aratterizzare una piattaforma tridimensionale, cosi come dimostrato nella realizzazione del testchip 3D NOC fabbricato presso la fonderia IMEC. Il primo contributo è costituito sia una accurata caratterizzazione delle interconnessioni verticali (TSVs) (ovvero delle speciali vias che attraversano l’intero substrato del die), sia dalla caratterizzazione dei router 3D (in cui una o più porte sono estese nella direzione verticale) ed infine dal setup di un design flow 3D utilizzando interamente CAD 2D. Questo primo step ci ha permesso di effettuare delle analisi dettagliate sia sul costo sia sulle varie implicazioni. Il secondo contributo è costituito dallo sviluppo di alcuni blocchi funzionali necessari per garantire il corretto funziomento della 3D NoC, in presenza sia di guasti nelle TSVs (fault tolerant links) che di deriva termica nei vari clock tree dei vari die (alberi di clock indipendenti). Questo secondo contributo è costituito dallo sviluppo delle seguenti soluzioni circuitali: 3D fault tolerant link, Look Up Table riconfigurabili e un sicnronizzatore mesocrono. Il primo è costituito fondamentalmente un bus verticale equipaggiato con delle TSV di riserva da utilizzare per rimpiazzare le vias guaste, più la logica di controllo per effettuare il test e la riconfigurazione. Il secondo è rappresentato da una Look Up Table riconfigurabile, ad alte prestazioni e dal costo contenuto, necesaria per bilanciare sia il traffico nella NoC che per bypassare link non riparabili. Infine la terza soluzione circuitale è rappresentata da un sincronizzatore mesocrono necessario per garantire la sincronizzazione nel trasferimento dati da un layer and un altro nelle 3D Noc. Il terzo contributo di questa tesi è dato dalla realizzazione di un interfaccia multicore per memorie 3D (stacked 3D DRAM) ad alte prestazioni, e dall’esplorazione architetturale dei benefici e del costo di questo nuovo sistema in cui il la memoria principale non è piu il collo di bottiglia dell’intero sistema. Il quarto ed ultimo contributo è rappresentato dalla realizzazione di un 3D NoC test chip presso la fonderia IMEC, e di un circuito full custom per la caratterizzazione della variability dei parametri RC delle interconnessioni verticali.

Jesolo - area pineta un parco per la cultura

Il paesaggio lagunare porta i segni di importanti interventi antropici che si sono susseguiti dall’epoca romana ad oggi, a partire dalle prima centuriazioni, per seguire con le grandi opere di bonifica e deviazione dei fiumi sino alla rapida trasformazione di Jesolo Lido, da colonia elioterapica degli anni ‘30 a località turistica internazionale. L’insediamento nella zona “Parco Pineta” si propone come costruzione di un paesaggio artificiale, funzionale all’uso particolare del tempo libero in un grande spazio aperto, strettamente connesso alla città e aderente a luoghi precisamente connotati quali sono la pineta, il borgo, il canale e le residenze turistiche progettate dall’architetto Gonçalo Byrne. Le scale di progetto sono due, quella territoriale e quella architettonica. Il progetto mira a connettere i centri di Jesolo e Cortellazzo con un sistema di percorsi ciclabili. Il fiume Piave consente di combinare il turismo sostenibile con la possibilità di ripercorrere i luoghi delle memorie storiche legate al primo conflitto bellico mondiale. L’intenzione è quella di rendere Cortellazzo parte integrante di un itinerario storico, artistico e naturalistico. Il Parco Pineta si configurerebbe così come il punto di partenza di un percorso che risalendo il fiume collega il piccolo borgo di Cortellazzo con San Donà e con il suo già noto Parco della Scultura in Architettura. Alla scala territoriale è l’architettura del paesaggio, il segno materiale, l’elemento dominante e caratterizzante il progetto. L’articolazione spaziale dell’intervento è costruita seguendo la geometria dettata dall’organizzazione fondiaria e la griglia della città di fondazione, con l’intento chiaro di costruire un “fatto territoriale” riconoscibile. L’unità generale è affidata al quadrato della Grande Pianta entro il quale vengono definite le altre unità spaziali. L’insieme propone uno schema organizzativo semplice che, scavalcando il Canale Cavetta, ricongiunge le parti avulse del territorio. Il grande quadrato consente di frazionare gli spazi definendo sistemi integrati diversamente utilizzabili cosicché ogni parte dell’area di progetto abbia una sua connotazione e un suo interesse d’uso. In questo modo i vincoli morfologici dell’area permettono di costruire ambienti specificamente indirizzati non solo funzionalmente ma soprattutto nelle loro fattezze architettoniche e paesistiche. Oggetto di approfondimento della tesi è stato il dispositivo della piattaforma legata all’interpretazione del sistema delle terre alte e terre basse centrale nel progetto di Byrne. Sulla sommità della piattaforma poggiano gli edifici dell’auditorium e della galleria espositiva.

Use of shared memory in the context of embedded multi-core processors: exploration of the technology and its limits

Modern embedded systems embrace many-core shared-memory designs. Due to constrained power and area budgets, most of them feature software-managed scratchpad memories instead of data caches to increase the data locality. It is therefore programmers’ responsibility to explicitly manage the memory transfers, and this make programming these platform cumbersome. Moreover, complex modern applications must be adequately parallelized before they can the parallel potential of the platform into actual performance. To support this, programming languages were proposed, which work at a high level of abstraction, and rely on a runtime whose cost hinders performance, especially in embedded systems, where resources and power budget are constrained. This dissertation explores the applicability of the shared-memory paradigm on modern many-core systems, focusing on the ease-of-programming. It focuses on OpenMP, the de-facto standard for shared memory programming. In a first part, the cost of algorithms for synchronization and data partitioning are analyzed, and they are adapted to modern embedded many-cores. Then, the original design of an OpenMP runtime library is presented, which supports complex forms of parallelism such as multi-level and irregular parallelism. In the second part of the thesis, the focus is on heterogeneous systems, where hardware accelerators are coupled to (many-)cores to implement key functional kernels with orders-of-magnitude of speedup and energy efficiency compared to the “pure software” version. However, three main issues rise, namely i) platform design complexity, ii) architectural scalability and iii) programmability. To tackle them, a template for a generic hardware processing unit (HWPU) is proposed, which share the memory banks with cores, and the template for a scalable architecture is shown, which integrates them through the shared-memory system. Then, a full software stack and toolchain are developed to support platform design and to let programmers exploiting the accelerators of the platform. The OpenMP frontend is extended to interact with it.

Il viaggio in Italia di Teodoro Hell [pseud.] sulle orme di Dante;

Appendici: 1. Del doversi scrivere e stampare costantemente Dante Allighieri con doppia elle e non altrimenti ... (signed: F. Scolari).--Compendio della cronologia scaligera (signed: G.M. [i.e. Giovanni Mazzocchi])--3. Delle memorie trivigiane che trovansi nella Divina commedia, lettera dell'abate d. Giuseppe Polanzani ...

Revisiting the Late Jurassic-Early Cretaceous of the NW South Iberian Basin: new ages and sedimentary environments

The study of the Upper Jurassic-Lower Cretaceous deposits (Higueruelas, Villar del Arzobispo and Aldea de Cortés Formations) of the South Iberian Basin (NW Valencia, Spain) reveals new stratigraphic and sedimentological data, which have significant implications on the stratigraphic framework, depositional environments and age of these units. The Higueruelas Fm was deposited in a mid-inner carbonate platform where oncolitic bars migrated by the action of storms and where oncoid production progressively decreased towards the uppermost part of the unit. The overlying Villar del Arzobispo Fm has been traditionally interpreted as an inner platform-lagoon evolving into a tidal-flat. Here it is interpreted as an inner-carbonate platform affected by storms, where oolitic shoals protected a lagoon, which had siliciclastic inputs from the continent. The Aldea de Cortés Fm has been previously interpreted as a lagoon surrounded by tidal-flats and fluvial-deltaic plains. Here it is reinterpreted as a coastal wetland where siliciclastic muddy deposits interacted with shallow fresh to marine water bodies, aeolian dunes and continental siliciclastic inputs. The contact between the Higueruelas and Villar del Arzobispo Fms, classically defined as gradual, is also interpreted here as rapid. More importantly, the contact between the Villar del Arzobispo and Aldea de Cortés Fms, previously considered as unconformable, is here interpreted as gradual. The presence of Alveosepta in the Villar del Arzobispo Fm suggests that at least part of this unit is Kimmeridgian, unlike the previously assigned Late Tithonian-Middle Berriasian age. Consequently, the underlying Higueruelas Fm, previously considered Tithonian, should not be younger than Kimmeridgian. Accordingly, sedimentation of the Aldea de Cortés Fm, previously considered Valangian-Hauterivian, probably started during the Tithonian and it may be considered part of the regressive trend of the Late Jurassic-Early Cretaceous cycle. This is consistent with the dinosaur faunas, typically Jurassic, described in the Villar del Arzobispo and Aldea de Cortés Fms.

La cucina casalinga russa: traduzione di ricette di famiglia

Questa tesi verte sulla traduzione di ricette scritte a mano o tramandate oralmente da diverse generazioni di alcune famiglie russe. Anche tali ricette, e non solo quelle riportate nei libri di cucina stampati, contengono preziose informazioni sulle abitudini alimentari dei russi, nonché sulla loro vita quotidiana e sulla storia del loro paese. Ho intervistato alcuni membri di queste famiglie e inviato un questionario online ad altri. Ho fotografato o chiesto di mandarmi fotografie delle ricette trascritte a mano da loro stessi o da alcuni familiari su libri o fogli conservati in casa. Alcune di queste ricette sono state scritte decenni fa, altre sono rielaborazioni più recenti di ricette tradizionali della famiglia o invenzioni delle ultime generazioni. Nella prima parte della mia tesi ho analizzato le tappe fondamentali della letteratura culinaria russa e i processi con cui le ricette tradizionali vengono tramandate alle generazioni successive, sia sotto forma di libri di cucina scritti da chef e autorità nel campo, sia in ambito familiare, trascritte a mano su fogli e quaderni oppure insegnate direttamente, in forma orale. In seguito sono riportate le traduzioni delle ricette: dal boršč della mamma di Kristina, una mia compagna di università alla Moscow State Univesity, alle antiche ricette della bisnonna della mia professoressa Maria Arapova, ancora scritte con l’ortografia prerivoluzionaria, alle specialità di Marzhan, 15 anni, ma già abilissima ai fornelli. Le ricette sono precedute da una breve introduzione sulla storia del piatto oppure da memorie e aneddoti familiari legati ad esso che mi sono stati raccontati durante le interviste o nelle risposte al questionario. Segue un’analisi dei principali problemi affrontati durante la traduzione. In primo luogo, quelli legati al genere testuale: la ricetta è un testo prescrittivo, il che rende l’efficacia della traduzione un aspetto cruciale, ed è anche una tipologia testuale ricca di elementi culturally specific, ad esempio ingredienti e unità di misura. In secondo luogo, vengono analizzate le difficoltà legate al tipo particolare di ricette tradotte: testi ad uso domestico e familiare, ricchi di omissioni e spesso scritti in una grafia difficile da decifrare.

La ciudad de Rávena y los paisajes de la abstracción en "Deserto Rosso" de Michelangelo Antonioni

La presente investigación trata de poner énfasis en la importancia del paisaje en Deserto Rosso de Michelangelo Antonioni, erigiéndose este como elemento fundamental de la trama argumental del filme. Partiendo de esta premisa, se analiza el significado de dicho paisaje en el contexto socioartístico de los años 60. La interacción del hombre con su entorno parece ser el punto de partida para una reflexión más profunda sobre el devenir humano. Las nuevas conquistas estéticas alcanzadas y el análisis históricoartístico de los precedentes más inmediatos del filme, sitúan a Deserto Rosso como obra cumbre de la neovanguardia posmoderna europea.