999 resultados para Burr, Aaron, 1716-1757
Resumo:
El avance en la potencia de cómputo en nuestros días viene dado por la paralelización del procesamiento, dadas las características que disponen las nuevas arquitecturas de hardware. Utilizar convenientemente este hardware impacta en la aceleración de los algoritmos en ejecución (programas). Sin embargo, convertir de forma adecuada el algoritmo en su forma paralela es complejo, y a su vez, esta forma, es específica para cada tipo de hardware paralelo. En la actualidad los procesadores de uso general más comunes son los multicore, procesadores paralelos, también denominados Symmetric Multi-Processors (SMP). Hoy en día es difícil hallar un procesador para computadoras de escritorio que no tengan algún tipo de paralelismo del caracterizado por los SMP, siendo la tendencia de desarrollo, que cada día nos encontremos con procesadores con mayor numero de cores disponibles. Por otro lado, los dispositivos de procesamiento de video (Graphics Processor Units - GPU), a su vez, han ido desarrollando su potencia de cómputo por medio de disponer de múltiples unidades de procesamiento dentro de su composición electrónica, a tal punto que en la actualidad no es difícil encontrar placas de GPU con capacidad de 200 a 400 hilos de procesamiento paralelo. Estos procesadores son muy veloces y específicos para la tarea que fueron desarrollados, principalmente el procesamiento de video. Sin embargo, como este tipo de procesadores tiene muchos puntos en común con el procesamiento científico, estos dispositivos han ido reorientándose con el nombre de General Processing Graphics Processor Unit (GPGPU). A diferencia de los procesadores SMP señalados anteriormente, las GPGPU no son de propósito general y tienen sus complicaciones para uso general debido al límite en la cantidad de memoria que cada placa puede disponer y al tipo de procesamiento paralelo que debe realizar para poder ser productiva su utilización. Los dispositivos de lógica programable, FPGA, son dispositivos capaces de realizar grandes cantidades de operaciones en paralelo, por lo que pueden ser usados para la implementación de algoritmos específicos, aprovechando el paralelismo que estas ofrecen. Su inconveniente viene derivado de la complejidad para la programación y el testing del algoritmo instanciado en el dispositivo. Ante esta diversidad de procesadores paralelos, el objetivo de nuestro trabajo está enfocado en analizar las características especificas que cada uno de estos tienen, y su impacto en la estructura de los algoritmos para que su utilización pueda obtener rendimientos de procesamiento acordes al número de recursos utilizados y combinarlos de forma tal que su complementación sea benéfica. Específicamente, partiendo desde las características del hardware, determinar las propiedades que el algoritmo paralelo debe tener para poder ser acelerado. Las características de los algoritmos paralelos determinará a su vez cuál de estos nuevos tipos de hardware son los mas adecuados para su instanciación. En particular serán tenidos en cuenta el nivel de dependencia de datos, la necesidad de realizar sincronizaciones durante el procesamiento paralelo, el tamaño de datos a procesar y la complejidad de la programación paralela en cada tipo de hardware. Today´s advances in high-performance computing are driven by parallel processing capabilities of available hardware architectures. These architectures enable the acceleration of algorithms when thes ealgorithms are properly parallelized and exploit the specific processing power of the underneath architecture. Most current processors are targeted for general pruposes and integrate several processor cores on a single chip, resulting in what is known as a Symmetric Multiprocessing (SMP) unit. Nowadays even desktop computers make use of multicore processors. Meanwhile, the industry trend is to increase the number of integrated rocessor cores as technology matures. On the other hand, Graphics Processor Units (GPU), originally designed to handle only video processing, have emerged as interesting alternatives to implement algorithm acceleration. Current available GPUs are able to implement from 200 to 400 threads for parallel processing. Scientific computing can be implemented in these hardware thanks to the programability of new GPUs that have been denoted as General Processing Graphics Processor Units (GPGPU).However, GPGPU offer little memory with respect to that available for general-prupose processors; thus, the implementation of algorithms need to be addressed carefully. Finally, Field Programmable Gate Arrays (FPGA) are programmable devices which can implement hardware logic with low latency, high parallelism and deep pipelines. Thes devices can be used to implement specific algorithms that need to run at very high speeds. However, their programmability is harder that software approaches and debugging is typically time-consuming. In this context where several alternatives for speeding up algorithms are available, our work aims at determining the main features of thes architectures and developing the required know-how to accelerate algorithm execution on them. We look at identifying those algorithms that may fit better on a given architecture as well as compleme
Resumo:
1745
Resumo:
4
Resumo:
5
Resumo:
1
Resumo:
3
Resumo:
8
Resumo:
El projecte PADICAT té l'objectiu de dissenyar i produir un sistema que permeti a la Biblioteca de Catalunya compilar, processar i donar accés permanent a la producció digital catalana. En alguns països s'anomena "dipòsits digitals nacionals" a projectes similars, essent els més coneguts el gegant Internet Archive, l'australià Pandora o el suec Kulturarw3. D'acord amb la tendència generalitzada arreu de les biblioteques nacionals, el model de dipòsit que persegueix la Biblioteca de Catalunya és el sistema híbrid, consistent a: - Compilar massivament els recursos digitals publicats en obert a Internet - Impulsar el dipòsit sistemàtic de la producció web dels agents implicats a Catalunya - Promoure línies de recerca per mitjà de la integració dels recursos digitals de determinats esdeveniments de la vida pública catalana. L'any 2005 ha representat el període de planificació i proves del projecte que lidera la Biblioteca de Catalunya, que té previst sistematitzar el dipòsit digital de la producció web catalana en el període 2006-2008. La Memòria del plantejament del projecte PADICAT presenta el recull d'informes tècnics generats per la Biblioteca de Catalunya durant aquesta fase de planificació i proves. El projecte PADICAT compta amb la col·laboració del CESCA (Centre de Supercomputació de Catalunya) i el DURSI (Departament d'Universitats, Recerca i Societat de la Informació de la Generalitat de Catalunya).
Resumo:
BACKGROUND: An LC-MS/MS method has been developed for the simultaneous quantification of P-glycoprotein (P-gp) and cytochrome P450 (CYP) probe substrates and their Phase I metabolites in DBS and plasma. P-gp (fexofenadine) and CYP-specific substrates (caffeine for CYP1A2, bupropion for CYP2B6, flurbiprofen for CYP2C9, omeprazole for CYP2C19, dextromethorphan for CYP2D6 and midazolam for CYP3A4) and their metabolites were extracted from DBS (10 µl) using methanol. Analytes were separated on a reversed-phase LC column followed by SRM detection within a 6 min run time. RESULTS: The method was fully validated over the expected clinical concentration range for all substances tested, in both DBS and plasma. The method has been successfully applied to a PK study where healthy male volunteers received a low dose cocktail of the here described P-gp and CYP probes. Good correlation was observed between capillary DBS and venous plasma drug concentrations. CONCLUSION: Due to its low-invasiveness, simple sample collection and minimal sample preparation, DBS represents a suitable method to simultaneously monitor in vivo activities of P-gp and CYP.
Resumo:
This paper adds to the literature on wealth effects on consumption by disentangling house price effects on consumption for mainland China. In a stochastic modelling framework, the riskiness, rate of increase and persistence of house price movements have different implications for the consumption/housing ratio. We exploit the geographical variation in property prices by using a quarterly city-level panel dataset for the period 1998Q1 – 2009Q4 and rely on a panel error correction model. Overall, the results suggest a significant long run impact of property prices on consumption. They also broadly confirm the predictions from the theoretical model.
Resumo:
Vaccination in HIV-infected children is often less effective than in healthy children. The goal of this study was to assess vaccine responses to hepatitis A virus (HAV) in HIV-infected children. Children of the Swiss Mother and Child HIV Cohort Study (MoCHiV) were enrolled prospectively. Recommendations for initial, catch-up, and additional HAV immunizations were based upon baseline antibody concentrations and vaccine history. HAV IgG was assessed by enzyme-linked immunosorbent assay (ELISA) with a protective cutoff value defined as ≥10 mIU/ml. Eighty-seven patients were included (median age, 11 years; range, 3.4 to 21.2 years). Forty-two patients were seropositive (48.3%) for HAV. Among 45 (51.7%) seronegative patients, 36 had not received any HAV vaccine dose and were considered naïve. Vaccine responses were assessed after the first dose in 29/35 naïve patients and after the second dose in 33/39 children (25 initially naïve patients, 4 seronegative patients, and 4 seropositive patients that had already received 1 dose of vaccine). Seroconversion was 86% after 1 dose and 97% after 2 doses, with a geometric mean concentration of 962 mIU/ml after the second dose. A baseline CD4(+) T cell count below 750 cells/μl significantly reduced the post-2nd-dose response (P = 0.005). Despite a high rate of seroconversion, patients with CD4(+) T cell counts of <750/μl had lower anti-HAV antibody concentrations. This may translate into a shorter protection time. Hence, monitoring humoral immunity may be necessary to provide supplementary doses as needed.