Transformaci��n de series num��ricas temporales en secuencias simb��licas

El Trabajo de Fin de Grado aborda el tema del Descubrimiento de Conocimiento en series num��ricas temporales, abordando el an��lisis de las mismas desde el punto de vista de la sem��ntica de las series. La gran mayor��a de trabajos realizados hasta la fecha en el campo del an��lisis de series temporales proponen el an��lisis num��rico de los valores de la serie, lo que permite obtener buenos resultados pero no ofrece la posibilidad de formular las conclusiones de forma que se puedan justificar e interpretar los resultados obtenidos. Por ello, en este trabajo se pretende crear una aplicaci��n que permita realizar el an��lisis de las series temporales desde un punto de vista cualitativo, en contraposici��n al tradicional m��todo cuantitativo. De esta forma, quedar��n recogidos todos los elementos relevantes de la serie temporal que puedan servir de estudio en un futuro. Para abordar el objetivo propuesto se plantea un mecanismo para extraer de la serie temporal la informaci��n que resulta de inter��s para su an��lisis. Para poder hacerlo, primero se formaliza el conjunto de comportamientos relevantes del dominio, que ser��n los s��mbolos a mostrar en la salida de la aplicaci��n. As��, el m��todo que se ha dise��ado e implementado transformar�� una serie temporal num��rica en una secuencia simb��lica que recoge toda la sem��ntica de la serie temporal de partida y resulta m��s intuitiva y f��cil de interpretar. Una vez que se dispone de un mecanismo para transformar las series num��ricas en secuencias simb��licas, se pueden plantear todas las tareas de an��lisis sobre dichas secuencias de s��mbolos. En este trabajo, aunque no se entra en este post-an��lisis de estas series, s�� se plantean distintos campos en los que se puede avanzar en el futuro. Por ejemplo, se podr��a hacer una medida de la similitud entre dos secuencias simb��licas como punto de partida para la tarea de comparaci��n o la creaci��n de modelos de referencia para an��lisis posteriores de las series temporales. ---ABSTRACT---This Final-year Project deals with the topic of Knowledge Discovery in numerical time series, addressing time series analysis from the viewpoint of the semantics of the series. Most of the research conducted to date in the field of time series analysis recommends analysing the values of the series numerically. This provides good results but prevents the conclusions from being formulated to allow justification and interpretation of the results. Thus, the purpose of this project is to create an application that allows the analysis of time series, from a qualitative point of view rather than a quantitative one. This way, all the relevant elements of the time series will be gathered for future studies. The design of a mechanism to extract the information that is of interest from the time series is the first step towards achieving the proposed objective. To do this, all the key behaviours in the domain are set, which will be the symbols shown in the output. The designed and implemented method transforms a numerical time series into a symbolic sequence that takes in all the semantics of the original time series and is more intuitive and easier to interpret. Once a mechanism for transforming the numerical series into symbolic sequences is created, the symbolic sequences are ready for analysis. Although this project does not cover a post-analysis of these series, it proposes different fields in which research can be done in the future. For instance, comparing two different sequences to measure the similarities between them, or the creation of reference models for further analysis of time series.

Un an��lisis estrat��gico del sector de las telecomunicaciones

Este trabajo de investigaci��n pretende identificar las principales caracter��sticas estrat��gicas del sector de telecomunicaciones, con especial ��nfasis en la situaci��n actual y posible evoluci��n futura de las empresas. Se tomar�� como punto de partida el periodo precrisis 2004-2008 y se comparar�� con la situaci��n actual 2009-2014. Dada la coyuntura actual tras la crisis financiera de los ��ltimos cinco a��os y las expectativas de salida de la misma, en este estudio se realiza un an��lisis estrat��gico del sector de las comunicaciones que servir�� de base para analizar futuras expansiones de este sector, una vez su-peradas las limitaciones econ��micas actuales. Tambi��n se quiere resaltar las grandes incertidumbres asociadas a la aparici��n de las nuevas tecnolog��as m��viles de banda ancha que han provocado un fuerte cambio tecnol��gico en el entorno de los operadores m��viles. Este estudio comienza con una breve rese��a hist��rica del sector y concluye con los principales cambios hist��ricos, desaf��os, riesgos y objetivos actuales del mismo, realiz��ndose una segmentaci��n de los principales operadores.

Variables determinantes del drag-flick en jugadoras de hockey hierba

El penalti c��rner es una de las situaciones de juego m��s importantes en el hockey hierba. Las mujeres utilizan menos el drag-flick que los hombres. Los objetivos de este estudio fueron describir los par��metros cinem��ticos del drag-flick en jugadoras especialistas y hallar las variables determinantes en el rendimiento en este gesto t��cnico en jugadoras de hockey. Se analizaron quince lanzamientos de cinco lanzadoras con 6 c��maras del sistema de captura autom��tica VICON registrando a 250 Hz. Para la comparaci��n de medias se utiliz�� un an��lisis no param��trico Kruskall Wallis de un factor (sujeto). Aquellos par��metros en los que se hallaron diferencias significativas, se compararon por pares por medio de una U de Mann Whitney. Las jugadoras 1 (22,5 ? 0,9 m/s) y 3 (22,6 ? 0,7 m/s) registraron velocidades de salida de la bola superiores (p < 0,001) a todas las dem��s jugadoras (19,1 ? 0,7 m/s jugadora 2; 20,5 ? 0,4 m/s jugadora 4 y 19,9 ? 0,4 m/s jugadora 5). La jugadora 1 basa su aceleraci��n final en un doble apoyo largo, con una secuencia de velocidades y una distancia recorrida lo m��s amplia posible. Sin embargo, jugadora 3 basa su velocidad en la carrera previa, y en una secuencia de movimientos explosiva. Las caracter��sticas individuales de cada jugadora juegan un papel importante en la elecci��n de una estrategia t��cnica u otra de lanzamiento.

Output Impedance Correction Circuit (OICC): A New Concept to Improve the Dynamic Response of DC/DC Converters with Additional Energy Path

El desarrollo da las nuevas tecnolog��as permite a los ingenieros llevar al l��mite el funcionamiento de los circuitos integrados (Integrated Circuits, IC). Las nuevas generaciones de procesadores, DSPs o FPGAs son capaces de procesar la informaci��n a una alta velocidad, con un alto consumo de energ��a, o esperar en modo de baja potencia con el m��nimo consumo posible. Esta gran variaci��n en el consumo de potencia y el corto tiempo necesario para cambiar de un nivel al otro, afecta a las especificaciones del M��dulo de Regulador de Tensi��n (Voltage Regulated Module, VRM) que alimenta al IC. Adem��s, las caracter��sticas adicionales obligatorias, tales como adaptaci��n del nivel de tensi��n (Adaptive Voltage Positioning, AVP) y escalado din��mico de la tensi��n (Dynamic Voltage Scaling, DVS), imponen requisitos opuestas en el dise��o de la etapa de potencia del VRM. Para poder soportar las altas variaciones de los escalones de carga, el condensador de filtro de salida del VRM se ha de sobredimensionar, penalizando la densidad de energ��a y el rendimiento durante la operaci��n de DVS. Por tanto, las actuales tendencias de investigaci��n se centran en mejorar la respuesta din��mica del VRM, mientras se reduce el tama��o del condensador de salida. La reducci��n del condensador de salida lleva a menor coste y una prolongaci��n de la vida del sistema ya que se podr��a evitar el uso de condensadores voluminosos, normalmente implementados con condensadores OSCON. Una ventaja adicional es que reduciendo el condensador de salida, el DVS se puede realizar m��s r��pido y con menor estr��s de la etapa de potencia, ya que la cantidad de carga necesaria para cambiar la tensi��n de salida es menor. El comportamiento din��mico del sistema con un control lineal (Control Modo Tensi��n, VMC, o Control Corriente de Pico, Peak Current Mode Control, PCMC,���) est�� limitado por la frecuencia de conmutaci��n del convertidor y por el tama��o del filtro de salida. La reducci��n del condensador de salida se puede lograr incrementando la frecuencia de conmutaci��n, as�� como incrementando el ancho de banda del sistema, y/o aplicando controles avanzados no-lineales. Usando esos controles, las variables del estado se saturan para conseguir el nuevo r��gimen permanente en un tiempo m��nimo, as�� como el filtro de salida, m��s espec��ficamente la pendiente de la corriente de la bobina, define la respuesta de la tensi��n de salida. Por tanto, reduciendo la inductancia de la bobina de salida, la corriente de bobina llega m��s r��pido al nuevo r��gimen permanente, por lo que una menor cantidad de carga es tomada del condensador de salida durante el tr��nsito. El inconveniente de esa propuesta es que el rendimiento del sistema es penalizado debido al incremento de p��rdidas de conmutaci��n y las corrientes RMS. Para conseguir tanto la reducci��n del condensador de salida como el alto rendimiento del sistema, mientras se satisfacen las estrictas especificaciones din��micas, un convertidor multifase es adoptado como est��ndar para aplicaciones VRM. Para asegurar el reparto de las corrientes entre fases, el convertidor multifase se suele implementar con control de modo de corriente. Para superar la limitaci��n impuesta por el filtro de salida, la segunda posibilidad para reducir el condensador de salida es aplicar alguna modificaci��n topol��gica (Topologic modifications) de la etapa b��sica de potencia para incrementar la pendiente de la corriente de bobina y as�� reducir la duraci��n de tr��nsito. Como el transitorio se ha reducido, una menor cantidad de carga es tomada del condensador de salida bajo el mismo escal��n de la corriente de salida, con lo cual, el condensador de salida se puede reducir para lograr la misma desviaci��n de la tensi��n de salida. La tercera posibilidad para reducir el condensador de salida del convertidor es introducir un camino auxiliar de energ��a (additional energy path, AEP) para compensar el desequilibrio de la carga del condensador de salida reduciendo consecuentemente la duraci��n del transitorio y la desviaci��n de la tensi��n de salida. De esta manera, durante el r��gimen permanente, el sistema tiene un alto rendimiento debido a que el convertidor principal con bajo ancho de banda es dise��ado para trabajar con una frecuencia de conmutaci��n moderada para conseguir requisitos est��ticos. Por otro lado, el comportamiento din��mico durante los transitorios es determinado por el AEP con un alto ancho de banda. El AEP puede ser implementado como un camino resistivo, como regulador lineal (Linear regulator, LR) o como un convertidor conmutado. Las dos primeras implementaciones proveen un mayor ancho de banda, acosta del incremento de p��rdidas durante el transitorio. Por otro lado, la implementaci��n del convertidor computado presenta menor ancho de banda, limitado por la frecuencia de conmutaci��n, aunque produce menores p��rdidas comparado con las dos anteriores implementaciones. Dependiendo de la aplicaci��n, la implementaci��n y la estrategia de control del sistema, hay una variedad de soluciones propuestas en el Estado del Arte (State-of-the-Art, SoA), teniendo diferentes propiedades donde una soluci��n ofrece m��s ventajas que las otras, pero tambi��n unas desventajas. En general, un sistema con AEP ideal deber��a tener las siguientes propiedades: 1. El impacto del AEP a las p��rdidas del sistema deber��a ser m��nimo. A lo largo de la operaci��n, el AEP genera p��rdidas adicionales, con lo cual, en el caso ideal, el AEP deber��a trabajar por un peque��o intervalo de tiempo, solo durante los tr��nsitos; la otra opci��n es tener el AEP constantemente activo pero, por la compensaci��n del rizado de la corriente de bobina, se generan p��rdidas innecesarias. 2. El AEP deber��a ser activado inmediatamente para minimizar la desviaci��n de la tensi��n de salida. Para conseguir una activaci��n casi instant��nea, el sistema puede ser informado por la carga antes del escal��n o el sistema puede observar la corriente del condensador de salida, debido a que es la primera variable del estado que act��a a la perturbaci��n de la corriente de salida. De esa manera, el AEP es activado con casi cero error de la tensi��n de salida, logrando una menor desviaci��n de la tensi��n de salida. 3. El AEP deber��a ser desactivado una vez que el nuevo r��gimen permanente es detectado para evitar los transitorios adicionales de establecimiento. La mayor��a de las soluciones de SoA estiman la duraci��n del transitorio, que puede provocar un transitorio adicional si la estimaci��n no se ha hecho correctamente (por ejemplo, si la corriente de bobina del convertidor principal tiene un nivel superior o inferior al necesitado, el regulador lento del convertidor principal tiene que compensar esa diferencia una vez que el AEP es desactivado). Otras soluciones de SoA observan las variables de estado, asegurando que el sistema llegue al nuevo r��gimen permanente, o pueden ser informadas por la carga. 4. Durante el transitorio, como m��nimo un subsistema, o bien el convertidor principal o el AEP, deber��a operar en el lazo cerrado. Implementando un sistema en el lazo cerrado, preferiblemente el subsistema AEP por su ancho de banda elevado, se incrementa la robustez del sistema a los par��sitos. Adem��s, el AEP puede operar con cualquier tipo de corriente de carga. Las soluciones que funcionan en el lazo abierto suelen preformar el control de balance de carga con m��nimo tiempo, as�� reducen la duraci��n del transitorio y tienen un impacto menor a las p��rdidas del sistema. Por otro lado, esas soluciones demuestran una alta sensibilidad a las tolerancias y par��sitos de los componentes. 5. El AEP deber��a inyectar la corriente a la salida en una manera controlada, as�� se reduce el riesgo de unas corrientes elevadas y potencialmente peligrosas y se incrementa la robustez del sistema bajo las perturbaciones de la tensi��n de entrada. Ese problema suele ser relacionado con los sistemas donde el AEP es implementado como un convertidor auxiliar. El convertidor auxiliar es dise��ado para una potencia baja, con lo cual, los dispositivos elegidos son de baja corriente/potencia. Si la corriente no es controlada, bajo un pico de tensi��n de entrada provocada por otro parte del sistema (por ejemplo, otro convertidor conectado al mismo bus), se puede llegar a un pico en la corriente auxiliar que puede causar la perturbaci��n de tensi��n de salida e incluso el fallo de los dispositivos del convertidor auxiliar. Sin embargo, cuando la corriente es controlada, usando control del pico de corriente o control con hist��resis, la corriente auxiliar tiene el control con prealimentaci��n (feed-forward) de tensi��n de entrada y la corriente es definida y limitada. Por otro lado, si la soluci��n utiliza el control de balance de carga, el sistema puede actuar de forma deficiente si la tensi��n de entrada tiene un valor diferente del nominal, provocando que el AEP inyecta/toma m��s/menos carga que necesitada. 6. Escalabilidad del sistema a convertidores multifase. Como ya ha sido comentado anteriormente, para las aplicaciones VRM por la corriente de carga elevada, el convertidor principal suele ser implementado como multifase para distribuir las perdidas entre las fases y bajar el estr��s t��rmico de los dispositivos. Para asegurar el reparto de las corrientes, normalmente un control de modo corriente es usado. Las soluciones de SoA que usan VMC son limitadas a la implementaci��n con solo una fase. Esta tesis propone un nuevo m��todo de control del flujo de energ��a por el AEP y el convertidor principal. El concepto propuesto se basa en la inyecci��n controlada de la corriente auxiliar al nodo de salida donde la amplitud de la corriente es n-1 veces mayor que la corriente del condensador de salida con las direcciones apropiadas. De esta manera, el AEP genera un condensador virtual cuya capacidad es n veces mayor que el condensador f��sico y reduce la impedancia de salida. Como el concepto propuesto reduce la impedancia de salida usando el AEP, el concepto es llamado Output Impedance Correction Circuit (OICC) concept. El concepto se desarrolla para un convertidor tipo reductor s��ncrono multifase con control modo de corriente CMC (incluyendo e implementaci��n con una fase) y puede operar con la tensi��n de salida constante o con AVP. Adem��s, el concepto es extendido a un convertidor de una fase con control modo de tensi��n VMC. Durante la operaci��n, el control de tensi��n de salida de convertidor principal y control de corriente del subsistema OICC est��n siempre cerrados, incrementando la robustez a las tolerancias de componentes y a los par��sitos del cirquito y permitiendo que el sistema se pueda enfrentar a cualquier tipo de la corriente de carga. Seg��n el m��todo de control propuesto, el sistema se puede encontrar en dos estados: durante el r��gimen permanente, el sistema se encuentra en el estado Idle y el subsistema OICC esta desactivado. Por otro lado, durante el transitorio, el sistema se encuentra en estado Activo y el subsistema OICC est�� activado para reducir la impedancia de salida. El cambio entre los estados se hace de forma aut��noma: el sistema entra en el estado Activo observando la corriente de condensador de salida y vuelve al estado Idle cunado el nuevo r��gimen permanente es detectado, observando las variables del estado. La validaci��n del concepto OICC es hecha aplic��ndolo a un convertidor tipo reductor s��ncrono con dos fases y de 30W cuyo condensador de salida tiene capacidad de 140��F, mientras el factor de multiplicaci��n n es 15, generando en el estado Activo el condensador virtual de 2.1mF. El subsistema OICC es implementado como un convertidor tipo reductor s��ncrono con PCMC. Comparando el funcionamiento del convertidor con y sin el OICC, los resultados demuestran que se ha logrado una reducci��n de la desviaci��n de tensi��n de salida con factor 12, tanto con funcionamiento b��sico como con funcionamiento AVP. Adem��s, los resultados son comparados con un prototipo de referencia que tiene la misma etapa de potencia y un condensador de salida f��sico de 2.1mF. Los resultados demuestran que los dos sistemas tienen el mismo comportamiento din��mico. M��s aun, se ha cuantificado el impacto en las p��rdidas del sistema operando bajo una corriente de carga pulsante y bajo DVS. Se demuestra que el sistema con OICC mejora el rendimiento del sistema, considerando las p��rdidas cuando el sistema trabaja con la carga pulsante y con DVS. Por lo ��ltimo, el condensador de salida de sistema con OICC es mucho m��s peque��o que el condensador de salida del convertidor de referencia, con lo cual, por usar el concepto OICC, la densidad de energ��a se incrementa. En resumen, las contribuciones principales de la tesis son: ��� El concepto propuesto de Output Impedance Correction Circuit (OICC), ��� El control a nivel de sistema basado en el m��todo usado para cambiar los estados de operaci��n, ��� La implementaci��n del subsistema OICC en lazo cerrado conjunto con la implementaci��n del convertidor principal, ��� La cuantificaci��n de las perdidas din��micas bajo la carga pulsante y bajo la operaci��n DVS, y ��� La robustez del sistema bajo la variaci��n del condensador de salida y bajo los escalones de carga consecutiva. ABSTRACT Development of new technologies allows engineers to push the performance of the integrated circuits to its limits. New generations of processors, DSPs or FPGAs are able to process information with high speed and high consumption or to wait in low power mode with minimum possible consumption. This huge variation in power consumption and the short time needed to change from one level to another, affect the specifications of the Voltage Regulated Module (VRM) that supplies the IC. Furthermore, additional mandatory features, such as Adaptive Voltage Positioning (AVP) and Dynamic Voltage Scaling (DVS), impose opposite trends on the design of the VRM power stage. In order to cope with high load-step amplitudes, the output capacitor of the VRM power stage output filter is drastically oversized, penalizing power density and the efficiency during the DVS operation. Therefore, the ongoing research trend is directed to improve the dynamic response of the VRM while reducing the size of the output capacitor. The output capacitor reduction leads to a smaller cost and longer life-time of the system since the big bulk capacitors, usually implemented with OSCON capacitors, may not be needed to achieve the desired dynamic behavior. An additional advantage is that, by reducing the output capacitance, dynamic voltage scaling (DVS) can be performed faster and with smaller stress on the power stage, since the needed amount of charge to change the output voltage is smaller. The dynamic behavior of the system with a linear control (Voltage mode control, VMC, Peak Current Mode Control, PCMC,���) is limited by the converter switching frequency and filter size. The reduction of the output capacitor can be achieved by increasing the switching frequency of the converter, thus increasing the bandwidth of the system, and/or by applying advanced non-linear controls. Applying nonlinear control, the system variables get saturated in order to reach the new steady-state in a minimum time, thus the output filter, more specifically the output inductor current slew-rate, determines the output voltage response. Therefore, by reducing the output inductor value, the inductor current reaches faster the new steady state, so a smaller amount of charge is taken from the output capacitor during the transient. The drawback of this approach is that the system efficiency is penalized due to increased switching losses and RMS currents. In order to achieve both the output capacitor reduction and high system efficiency, while satisfying strict dynamic specifications, a Multiphase converter system is adopted as a standard for VRM applications. In order to ensure the current sharing among the phases, the multiphase converter is usually implemented with current mode control. In order to overcome the limitation imposed by the output filter, the second possibility to reduce the output capacitor is to apply Topologic modifications of the basic power stage topology in order to increase the slew-rate of the inductor current and, therefore, reduce the transient duration. Since the transient is reduced, smaller amount of charge is taken from the output capacitor under the same load current, thus, the output capacitor can be reduced to achieve the same output voltage deviation. The third possibility to reduce the output capacitor of the converter is to introduce an additional energy path (AEP) to compensate the charge unbalance of the output capacitor, consequently reducing the transient time and output voltage deviation. Doing so, during the steady-state operation the system has high efficiency because the main low-bandwidth converter is designed to operate at moderate switching frequency, to meet the static requirements, whereas the dynamic behavior during the transients is determined by the high-bandwidth auxiliary energy path. The auxiliary energy path can be implemented as a resistive path, as a Linear regulator, LR, or as a switching converter. The first two implementations provide higher bandwidth, at the expense of increasing losses during the transient. On the other hand, the switching converter implementation presents lower bandwidth, limited by the auxiliary converter switching frequency, though it produces smaller losses compared to the two previous implementations. Depending on the application, the implementation and the control strategy of the system, there is a variety of proposed solutions in the State-of-the-Art (SoA), having different features where one solution offers some advantages over the others, but also some disadvantages. In general, an ideal additional energy path system should have the following features: 1. The impact on the system losses should be minimal. During its operation, the AEP generates additional losses, thus ideally, the AEP should operate for a short period of time, only when the transient is occurring; the other option is to have the AEP constantly on, but due to the inductor current ripple compensation at the output, unnecessary losses are generated. 2. The AEP should be activated nearly instantaneously to prevent bigger output voltage deviation. To achieve near instantaneous activation, the converter system can be informed by the load prior to the load-step or the system can observe the output capacitor current, which is the first system state variable that reacts on the load current perturbation. In this manner, the AEP is turned on with near zero output voltage error, providing smaller output voltage deviation. 3. The AEP should be deactivated once the new steady state is reached to avoid additional settling transients. Most of the SoA solutions estimate duration of the transient which may cause additional transient if the estimation is not performed correctly (e.g. if the main converter inductor current has higher or lower value than needed, the slow regulator of the main converter needs to compensate the difference after the AEP is deactivated). Other SoA solutions are observing state variables, ensuring that the system reaches the new steady state or they are informed by the load. 4. During the transient, at least one subsystem, either the main converter or the AEP, should be in closed-loop. Implementing a closed loop system, preferably the AEP subsystem, due its higher bandwidth, increases the robustness under system tolerances and circuit parasitic. In addition, the AEP can operate with any type of load. The solutions that operate in open loop usually perform minimum time charge balance control, thus reducing the transient length and minimizing the impact on the losses, however they are very sensitive to tolerances and parasitics. 5. The AEP should inject current at the output in a controlled manner, thus reducing the risk of high and potentially damaging currents and increasing robustness on the input voltage deviation. This issue is mainly related to the systems where AEP is implemented as auxiliary converter. The auxiliary converter is designed for small power and, as such, the MOSFETs are rated for small power/currents. If the current is not controlled, due to the some unpredicted spike in input voltage caused by some other part of the system (e.g. different converter), it may lead to a current spike in auxiliary current which will cause the perturbation of the output voltage and even failure of the switching components of auxiliary converter. In the case when the current is controlled, using peak CMC or Hysteretic Window CMC, the auxiliary converter has inherent feed-forwarding of the input voltage in current control and the current is defined and limited. Furthermore, if the solution employs charge balance control, the system may perform poorly if the input voltage has different value than the nominal, causing that AEP injects/extracts more/less charge than needed. 6. Scalability of the system to multiphase converters. As commented previously, in VRM applications, due to the high load currents, the main converters are implemented as multiphase to redistribute losses among the modules, lowering temperature stress of the components. To ensure the current sharing, usually a Current Mode Control (CMC) is employed. The SoA solutions that are implemented with VMC are limited to a single stage implementation. This thesis proposes a novel control method of the energy flow through the AEP and the main converter system. The proposed concept relays on a controlled injection of the auxiliary current at the output node where the instantaneous current value is n-1 times bigger than the output capacitor current with appropriate directions. Doing so, the AEP creates an equivalent n times bigger virtual capacitor at the output, thus reducing the output impedance. Due to the fact that the proposed concept reduces the output impedance using the AEP, it has been named the Output Impedance Correction Circuit (OICC) concept. The concept is developed for a multiphase CMC synchronous buck converter (including a single phase implementation), operating with a constant output voltage and with AVP feature. Further, it is extended to a single phase VMC synchronous buck converter. During the operation, the main converter voltage loop and the OICC subsystem capacitor current loop is constantly closed, increasing the robustness under system tolerances and circuit parasitic and allowing the system to operate with any load-current shape or pattern. According to the proposed control method, the system operates in two states: during the steady-state the system is in the Idle state and the OICC subsystem is deactivated, while during the load-step transient the system is in the Active state and the OICC subsystem is activated in order to reduce the output impedance. The state changes are performed autonomously: the system enters in the Active state by observing the output capacitor current and it returns back to the Idle state when the steady-state operation is detected by observing the state variables. The validation of the OICC concept has been done by applying it to a 30W two phase synchronous buck converter with 140��F output capacitor and with the multiplication factor n equal to 15, generating during the Active state equivalent output capacitor of 2.1mF. The OICC subsystem is implemented as single phase PCMC synchronous buck converter. Comparing the converter operation with and without the OICC the results demonstrate that the 12 times reduction of the output voltage deviation is achieved, for both basic operation and for the AVP operation. Furthermore, the results have been compared to a reference prototype which has the same power stage and a fiscal output capacitor of 2.1mF. The results show that the two systems have the same dynamic behavior. Moreover, an impact on the system losses under the pulsating load and DVS operation has been quantified and it has been demonstrated that the OICC system has improved the system efficiency, considering the losses when the system operates with the pulsating load and the DVS operation. Lastly, the output capacitor of the OICC system is much smaller than the reference design output capacitor, therefore, by applying the OICC concept the power density can be increased. In summary, the main contributions of the thesis are: ��� The proposed Output Impedance Correction Circuit (OICC) concept, ��� The system level control based on the used approach to change the states of operation, ��� The OICC subsystem closed-loop implementation, together with the main converter implementation, ��� The dynamic losses under the pulsating load and the DVS operation quantification, and ��� The system robustness on the capacitor impedance variation and consecutive load-steps.

Estudio del flujo sangu��neo para diferentes t��cnicas de implantaci��n de stents en bifurcaciones coronarias

Las enfermedades arteriales vienen presididas por la aterosclerosis, que es un proceso cr��nico de degeneraci��n, que evoluciona hacia la obstrucci��n de la luz arterial. La pared de la arteria se engrosa debido al dep��sito de elementos grasos tales como el colesterol. Los stents intraluminales son diminutas estructuras tubulares autoexpandibles de malla de metal, que se colocan dentro de la arteria coronaria despu��s de una angioplastia con bal��n para prevenir el cierre de dicha arteria. A pesar de estar dise��ados para ser compatibles con el tejido humano, a menudo se da una reacci��n en cadena de consecuencias indeseables. La reestenosis intra-stent es un problema creciente debido al importante incremento que se ha producido en la utilizaci��n del stent intracoronario como forma de revascularizaci��n percut��nea. Se habla de una incidencia global del 28%, siendo la causa principal de su aparici��n la proliferaci��n neointimal a trav��s de una compleja cascada de sucesos que pueden tardar meses en desarrollarse. Una de las reacciones m��s importantes es la trombosis o la formaci��n de una fina capa de co��gulo como respuesta a la presencia de un material extra��o. Este proceso es multifactorial, y en ��l intervienen la regresi��n de la pared como consecuencia del estiramiento previo, la denudaci��n endotelial, lo que permite la agregaci��n plaquetaria, la proliferaci��n neointimal, lo que facilita a los receptores de membrana desencadenar un proceso de agregaci��n posterior y, por ��ltimo, el remodelado negativo inadecuado de la pared, lo que produce p��rdida de luz arterial. Se ha observado frecuentemente que el dep��sito de ateroma en la pared arterial est�� relacionado con el valor de los esfuerzos cortantes en la misma. Hay mayores probabilidades de engrosamiento de la pared en las zonas donde son bajos los esfuerzos cortantes, quiz�� por el mayor tiempo de residencia de las part��culas circulantes por el torrente sangu��neo. Si nos centramos en la afirmaci��n anterior, el siguiente paso ser��a buscar las zonas susceptibles de presentar un valor bajo de dichos esfuerzos. Las zonas potencialmente peligrosas son los codos y bifurcaciones, entre otras. Nos hemos centrado en una bifurcaci��n coronaria, ya que los patrones de flujo que se suelen presentar, tales como recirculaci��n y desprendimiento de v��rtices est��n ��ntimamente relacionados con las t��cnicas de implantaci��n de stents en esta zona. Proyectamos nuestros esfuerzos en el estudio de dos t��cnicas de implante, utilizando un ��nico stent y una tercera a trav��s de una configuraci��n de culotte con el uso de dos stents. El primer caso trata de una bifurcaci��n con un ��nico stent en la rama principal cuyos struts cierran el orificio lateral que da salida a la rama secundaria de la bifurcaci��n, es decir ser��a un stent sin orificio. El segundo consiste en un ��nico stent tambi��n, pero con la diferencia de que ��ste presenta un orificio de comunicaci��n con la rama lateral. Todas estas t��cnicas se aplicaron a bifurcaciones de 45�� y de 90��. Introdujimos las geometr��as -una vez confeccionadas con el c��digo comercial Gambit- en el programa Ansys-Fluent contemplando r��gimen estacionario. Los resultados obtenidos fueron cotejados con los experimentales, que se realizaron paralelamente, con el fin de corroborarlos. Una vez validados, el estudio computacional ya cont�� con la fiabilidad suficiente como para abordar el r��gimen no estacionario, tanto en la versi��n de reposo como en la de ejercicio ���hiperemia- El comportamiento reol��gico de la sangre para r��gimen no estacionario en estado de reposo es otra de las tareas abordadas, realizando una comparativa de los modelos Newtoniano, Carreau y Ley de Potencias. Finalmente, en una ��ltima etapa, debido a la reciente incursi��n de los stents dise��ados espec��ficamente frente a los convencionales, se aborda el comportamiento hemodin��mico de los mismos. Concretamente, se compar�� el patr��n de flujo en un modelo de bifurcaci��n coronaria con los nuevos stents (Stentys) y los convencionales. Se estudiaron cuatro modelos, a saber, stent simple en la rama principal, stent simple en la rama secundaria, culotte desplegando el primer stent en la rama principal y culotte desplegando el primer stent en la rama secundaria. La bifurcaci��n estudiada presenta un ��ngulo de apertura de 45�� y la relaci��n de di��metros de las ramas hija se ajustaron de acuerdo a la ley de Finet. Se recogieron resultados experimentales en el laboratorio y se corrieron simulaciones num��ricas con Ansys Fluent paralelamente. Las magnitudes que se tuvieron en cuenta con el fin de ubicar las regiones potencialmente ateroscler��ticas fueron los esfuerzos cortantes, vorticidad y ca��da de presi��n. ABSTRACT Nowadays, restenosis after percutaneous dilation is the major drawback of coronary angioplasty. It represents a special form of atherosclerosis due to the healing process secondary to extensive vessel trauma induced after intracoronary balloon inflation. The use of coronary stents may decrease the incidence of this phenomenon. Unfortunately, intra-stent restenosis still occurs in 20-30% of the cases following the stent implantation. Most experiments suggest a correlation between low wall shear stress and wall thickness. The preferential locations for the atherosclerotic plaque are bifurcations. The objective of this work is to analyze the local hemodynamic changes caused in a coronary bifurcation by three different stenting techniques: simple stenting of the main vessel, simple stenting of the main vessel with kissing balloon in the side branch and culotte. To carry out this study an idealized geometry of a coronary bifurcation is used, and two bifurcation angles, 45�� and 90��, are chosen as representative of the wide variety of real configurations. Both numerical simulations and experimental measurements are performed. First, steady simulations are carried out with the commercial code Ansys-Fluent, then, experimental measurements with PIV (Particle Image Velocimetry), obtained in the laboratory, are used to validate the numerical simulations. The steady computational simulations show a good overall agreement with the experimental data. Then, pulsatile flow is considered to take into account the transient effects. The time averaged wall shear stress, oscillatory shear index and pressure drop obtained numerically are used to compare the behavior of the stenting techniques. In a second step, the rheologic behavior of blood was considered comparing Newtonian, Carreau and Power Law models. Finally, as a result of previous investigations with conventional stents and after the recent emergence of several devices specifically designed for coronary bifurcations angioplasty, the hemodynamic performance of these new devices (Stentys) was compared to conventional ones and techniques in a coronary bifurcation model. Four different stenting techniques: simple stenting of the main vessel, simple stenting of the side vessel, culotte deploying the first stent in the main vessel and culotte deploying the first stent in the side vessel have been considered. To carry out this study an idealized geometry of a coronary bifurcation is used. A 45 degrees bifurcation angle is considered and the daughter branches diameters are obtained according to the Finet law. Both experiments in the laboratory and numerical simulations were used , focusing on important factors for the atherosclerosis development, like the wall shear stress, the oscillation shear index, the pressure loss and the vorticity.

An��lisis, simulaci��n y pruebas de un convertidor DC/DC para aplicaciones aeron��uticas

En la actualidad se est�� desarrollando la electr��nica para el dise��o de sistemas de conversi��n de potencia de alta frecuencia, que reduce notablemente el peso y el ruido de los dispositivos convertidores y aumenta a su vez la densidad de potencia sin afectar negativamente al rendimiento, coste o fiabilidad de dichos dispositivos. La disciplina que se encarga de investigar y crear estos sistemas es la electr��nica de potencia. Este documento recoge la metodolog��a empleada para el dise��o, an��lisis y simulaci��n de un convertidor DC/DC de 10 kW de aplicaci��n aeron��utica. Este dispositivo forma parte de un proyecto en el que colaboran el Centro de Electr��nica Industrial de la Universidad Polit��cnica de Madrid (CEI - UPM) y las empresas Indra y Airbus. Su objetivo es el dise��o y construcci��n de un rectificador trif��sico que proporcione una salida continua de 28 V y 10 kW de potencia. Durante su aplicaci��n final, se dispondr�� de dos dispositivos id��nticos al dise��ado en este proyecto, aportando cada uno de ellos 5 kW, sin embargo, debido a la importancia en seguridad en las aplicaciones aeron��uticas, cada rectificador debe ser capaz de aportar 10 kW de potencia en caso de fallo en uno de ellos. En primer lugar, este trabajo explica el dise��o elegido para dicho convertidor, que sigue una topolog��a Dual Active Bridge (DAB), en creciente inter��s para el desarrollo de dispositivos de potencia en alta frecuencia por sus mejoras en eficiencia y densidad de potencia. Esta topolog��a consiste en dos puentes completos de dispositivos de conmutaci��n, en este caso MOSFET, con un transformador entre medias dise��ado para proporcionar la tensi��n de salida deseada. La topolog��a ha sido modificada para satisfacer especificaciones del proyecto y cumplir las expectativas del dise��o preliminar, que se centra en la transici��n suave de corriente en el transformador, siendo clave el dise��o de un filtro resonante en serie con el transformador que proporciona una corriente senoidal con valor nulo en los instantes de conmutaci��n de los MOSFET. Una vez introducida la topolog��a, el siguiente cap��tulo se centra en el procedimiento de selecci��n de componentes internos del convertidor: destacando el an��lisis de condensadores y MOSFET. Para su selecci��n, se han estudiado las exigencias el��ctricas en los puntos en los que estar��n instalados, conociendo as�� las tensiones y corrientes que deber��n soportar. Para asegurar un dise��o seguro, los componentes han sido seleccionados de forma que durante su funcionamiento se les exija como m��ximo el 70% de sus capacidades el��ctricas y f��sicas. Adem��s, a partir de los datos aportados por los fabricantes ha sido posible estimar las p��rdidas durante su funcionamiento. Este proyecto tiene un enfoque de aplicaci��n aeron��utica, lo que exige un dise��o robusto y seguro, que debe garantizar una detecci��n r��pida de fallos, de modo que sea capaz de aislar la anomal��a de forma eficaz y no se propague a otros componentes del dispositivo. Para asegurarlo, se ha realizado la selecci��n de sensores de tensi��n y corriente, que permiten la detecci��n de fallos y la monitorizaci��n del convertidor. Al final de este apartado se muestra el esquema de alimentaci��n, se analiza el consumo de los MOSFET y los sensores y se recopilan las p��rdidas estimadas por los componentes internos del convertidor. Una vez terminado el dise��o y selecci��n de componentes, se muestran las simulaciones realizadas para prever el comportamiento del convertidor. Se presenta el modelo construido y las modificaciones instaladas para las diferentes simulaciones. Se destacan el dise��o del regulador que introduce la entrada de corriente del convertidor para analizar su arranque, la construcci��n de una m��quina de estados para analizar la detecci��n de tensiones y corrientes fuera del intervalo correspondiente del correcto funcionamiento, y el modelo de MOSFET para simular los fallos posibles en estos dispositivos. Tambi��n se analiza la influencia de la oscilaci��n de la carga en los valores de tensi��n y en la resonancia del convertidor. Tras la simulaci��n del equipo se describen las pruebas realizadas en los componentes magn��ticos construidos dentro del periodo de elaboraci��n de este trabajo: el transformador y la bobina externa, dise��ada para mejorar el filtro resonante. La etapa final de este trabajo se ha centrado en la elaboraci��n de un c��digo de generaci��n de se��ales PWM que controlen el funcionamiento de los MOSFET. Para esto se ha programado una tarjeta de control del procesador digital de se��ales (DSP)Delfino (TMS320F28335) instalado en una placa de experimentaci��n (TMS320C2000), desarrollado por la empresa Texas Instruments, que facilita el acceso a los terminales GPIO y ADC del DSP durante el desarrollo del c��digo, anexo a este documento.

An��lisis de un brazo rob��tico con Gazebo y ROS para tareas de inspecci��n remota en el CERN

Con el devenir de los tiempos e incentivado por el desarrollo tecnol��gico, la cantidad y complejidad de los experimentos realizados en el conocido laboratorio de f��sica de part��culas, C.E.R.N, ha alcanzado l��mites insospechados. Adem��s, su evoluci��n se acent��a y motiva con cada nuevo descubrimiento. Prueba de estas ansias por desvelar las entra��as y secretos del universo se encuentra en el choque de 13 TeV que tuvo lugar el pasado mes de mayo. Con ��l, no s��lo se marcaban inequ��vocamente las expectativas del complejo para este nuevo ciclo de funcionamiento, sino que adem��s se daba el pistoletazo de salida a la carrera que culminar��a con el descubrimiento de los pentaquarks. A nivel ingenieril, esta mejora de las capacidades del complejo implica un exponencial endurecimiento de las exigencias impuestas a los sistemas empleados. Por consiguiente y de forma inevitable, las condiciones del interior del acelerador migran hacia baremos cada vez m��s dr��sticos. Tanto es as�� que los niveles de radiaci��n alcanzados actualmente limitan notablemente el acceso de personal al acelerador; lo que se traduce en un incremento de los tiempos de mantenimiento y reparaci��n. Actualmente estos retardos tratan de ser mitigados mediante el uso de robots m��viles operados remotamente. De entre ellos, llama la atenci��n aqu��l conocido bajo el acr��nimo T.I.M (Train for RP Survey and visual inspection in LHC). Este tren, constituido por 5 vagones, se desplaza a lo largo del acelerador de part��culas midiendo los niveles de radiaci��n y ox��geno al tiempo que proporciona realimentaci��n visual. En el presente proyecto se propone la mejora de las tareas de inspecci��n y mantenimiento mediante la integraci��n de un manipulador rob��tico de 6 grados de libertad en uno de los vagones del citado tren. De este modo, se consigue un sistema capaz de trasladarse a cualquier punto del acelerador, en un tiempo record, y realizar una gran cantidad de tareas de mantenimiento que comprenden desde simples inspecciones visuales a complejas labores como puede ser desatornillado o extracci��n de componentes da��ados. Por otro lado, se plantea un segundo desarrollo sobre el que sustentar el dise��o propuesto: ���Construcci��n de un simulador rob��tico de alta fiabilidad, basado en ROS y Gazebo���. Adicionalmente, esta herramienta Software atiende a otros fines complementarios: sirve de trampol��n para futuros desarrollos encauzados a la mejora del sistema mec��nico; entrega una herramienta de bajo coste con la que analizar la integraci��n de nuevos hitos en rob��tica y, por ��ltimo, permite evaluar la adopci��n de un nuevo paradigma de programaci��n en el que ROS se encuentre inmerso.

Third-party complaints and firm performance: an application in Spanish banking

This article focuses on the impact of third-party complaints on firm performance. We propose two research hypotheses, which are developed from the literature of dissatisfaction, emotions, and economics. The methodology is based on an event study to estimate variation in firm share returns in the stock market due to the publication of the Annual Complaints Service Report by the Bank of Spain; as well as a regression analysis to examine the impact of the number of complaints per branch on the variation obtained. The empirical focus is on a sample of eleven banks to which complaints were made and which were quoted on the Spanish Stock Exchange between 1992 and 2001. The results show a negative impact of the publication of these annual complaint reports on the share returns of the banks concerned. Additionally, these returns have a negative relationship with the number of complaints per branch.

Abrojos : cuentos criollos /

Mode of access: Internet.

Nuevas poesi��as y Evange��licas

Mode of access: Internet.

Memoria e informe /

Description based on: 1989.

Album del centenario de Melgar.

Mode of access: Internet.

Biograf��a del excmo. se��or D. Eduardo L. de Roma��a.

Mode of access: Internet.

El rey del mundo : comedia en tres actos /

Mode of access: Internet.

Gur�� / y otras novelas.

Mode of access: Internet.