Highly linear reconfigurable UWB filters with independently controlled dual bandnotch

This letter proposes a high-linearity reconfigurable lower ultra-wideband (3.1–5.25 GHz) filter with independently controlled dual bandnotch at WiMAX 3.5 GHz band and satellite communication systems 4.2 GHz band. Reconfigurability has been achieved by the implementation of Graphene based switches (simulation only) and PIN diodes (measurements). The simulation and measurement results in OFF state show an entire bandpass response from 3.1 GHz to 5.25 GHz and with a very low insertion loss. In ON state, the results show that sharp rejections at 3.5 GHz and 4.2 GHz are achieved, with a low passband insertion loss. The two bandnotch operate independently of each other; thus allowing to control the behaviour of the required bandnotch. The third order intermodulation products were also measured in OFF and ON states and the linearity results have been presented. The filter is able to achieve a high performance with good linearity and no significant loss.

Production de matériel servant au développement du jugement professionnel des enseignantes et enseignants du primaire

Avec la mise en œuvre de la réforme qui requiert des compétences professionnelles de haut niveau chez les enseignantes et enseignants, ceux-ci doivent exercer davantage leur autonomie professionnelle. En plus de maitriser les savoirs à enseigner, ils doivent se prononcer sur le choix de matériel, le modèle d'encadrement de l'école, prévoir des situations d'apprentissage et d'évaluation qui répondent aux besoins et processus cognitifs de chacun des élèves pour le développement de compétences. Ils sont maintenant en relation professionnelle avec l'élève. Par conséquent, ils doivent faire preuve de jugement professionnel dans l'exercice de leur fonction. Nous nous sommes penchée sur les moyens à mettre en oeuvre pour développer le jugement professionnel chez les enseignantes et enseignants. C'est en ce sens que nous pensons qu'un programme de formation continue par rapport au développement du jugement professionnel peut aider les enseignantes et enseignants dans la prise de décision et dans la justification de celle-ci, que ce soit au primaire ou au secondaire

L'acquisition des premières habiletés numériques chez les enfants vivant avec une déficience intellectuelle moyenne élaboration d'un matériel d'intervention pédagogique

Cet essai a pour but d'élaborer un matériel didactique permettant l'apprentissage des premières habiletés numériques chez l'enfant vivant avec une déficience intellectuelle moyenne (DIM). La recension des écrits théoriques et expérimentaux effectuée par Brouillette (1994) sur l'acquisition des premières habiletés numériques chez des enfants vivant avec une déficience intellectuelle moyenne servira de base référentielle à la production de cet essai. En effet, nous nous servons du même cadre théorique basé sur le behaviorisme paradigmatique de Staats (1963, 1968, 1971, 1975) et nous utilisons les conclusions tirées des différents écrits de cette recension pour guider la création du matériel pédagogique. Nous désirons bâtir un matériel qui vise à faciliter l'apprentissage des premières habiletés numériques afin de favoriser l'intégration des domaines reliés à la gestion du temps, la gestion de l'argent et l'utilisation des nombres dans la vie quotidienne. Ces domaines, selon Ouellet (1993), permettent une meilleure intégration sociale des personnes DIM en favorisant le développement de l'autonomie fonctionnelle. Cet essai devra répondre à la question suivante : Quelles sont les activités pédagogiques appropriées à l'apprentissage des premières habiletés numériques pour un enfant vivant avec une déficience intellectuelle moyenne? Trois composantes dirigeront la préparation de cet outil pédagogique : la recension des écrits de Brouillette (1994), les programmes d'études adaptés du ministère de l'Éducation (1992) et l'expérience professionnelle de l’auteure.

Élaboration d’un matériel pédagogique pour l’éducation à la paix basé sur des modèles de paix

L’éducation à la paix s’est développée juste après la Deuxième Guerre mondiale, notamment avec la création de l’UNESCO. D’ailleurs, son Acte constitutif commence avec l’énoncé du principe suivant: « Les guerres prenant naissance dans l’esprit des hommes, c’est dans l’esprit des hommes que doivent être élevées les défenses de la paix. » (Unesco, 1945, 2014, p. 5) Après des recherches sur l’idéal de paix et sur les conceptions de l’éducation à la paix, nous avons posé quelques questions: Quelles sont les différentes stratégies d’éducation à la paix formelles, informelles et non formelles mises en place à travers le monde? À partir de l’inventaire des stratégies d’éducation à la paix, quelles sont celles qui participent le plus à l’objectif de construire un artisan de paix en chaque individu, peu importe son âge, sa classe sociale, sa culture et sa société? La recension des écrits a permis de mettre en évidence quelques pratiques: le dialogue pour la réconciliation, l’éducation interculturelle et aux droits humains, la médiation des conflits. Mais on ne relève pas de pratiques d’éducation à la paix basée sur les modèles. C’est pourquoi, nous avons énoncé la question générale de recherche en ces termes: En quoi les vies des figures de paix en tant que modèles de paix peuvent-elles contribuer à l’éducation à la paix? Nous avons mis en relief le lien possible entre le modèle de paix et la pédagogie basée sur le modèle (Gardner, 1999) dans le but de faire de l’éducation à la paix. Puis, nous avons pu poser deux objectifs de recherche: 1. Élaborer un matériel pédagogique à partir de la vie de modèles de paix pour servir à l’éducation à la paix dans des contextes éducatifs non formels; 2. Faire valider le matériel par des experts. Selon la démarche méthodologique de la recherche de développement (Van der Maren, 2014), nous avons élaboré le prototype du matériel pédagogique. Pour cela, nous avons sélectionné cinq modèles de paix: le Mahatma Gandhi, Mère Teresa, Martin Luther King, Wangari Maathai et Cheikh Ahmadou Bamba. Pour chaque modèle, nous avons créé des scénarios pédagogiques et élaboré du matériel d’accompagnement en fonction d’événements marquants dans leurs vies. Sept experts ont évalué le matériel produit et ont fait des suggestions pour l’améliorer. L’analyse de leur évaluation et leurs recommandations nous a permis de rédiger une nouvelle version que nous avons appelée la version validée du matériel. Le matériel pédagogique produit est intitulé La vie de modèles de paix: Outils d’éducation à la paix. La visée de ce matériel est de donner la possibilité à l’être humain d’identifier son potentiel en tant qu’artisan de paix et de l’amener à développer la paix en lui-même afin de semer la paix autour de lui. Les retombées de cette recherche concernent tant la communauté scientifique que la communauté professionnelle. Nous avons développé une approche pédagogique nouvelle pour faire de l’éducation à la paix et avons dégagé ses fondements théoriques, en plus de produire pour des intervenants socioéducatifs un matériel pédagogique qui a fait l’objet d’une évaluation rigoureuse.

Production de matériel pédagogique pour l’enseignement d’une grille de perspective à un point de fuite réalisée par le dessin à la main en design d’intérieur

Le programme Techniques de design d’intérieur fait partie d’un département intégrant trois autres programmes. Cette situation permet au Cégep de Rivière-du-Loup d’offrir certains cours en tronc commun. Ainsi, les cours de dessin ont souvent été donnés par des enseignantes et des enseignants provenant surtout des Arts visuels. Dès lors, certains contenus n’étaient pas pertinents pour les besoins professionnels du design d’intérieur. Depuis 2014, les plans-cadres des cours de dessin sont réécrits et le programme de Design d’intérieur s’est réapproprié ce contenu. Pour enseigner les cours de dessin propres au design d’intérieur, le personnel enseignant doit maintenant développer le matériel pédagogique adapté à cette situation professionnelle. Ces circonstances nous ont motivés à vouloir produire ce matériel pédagogique en suivant les balises de cadres de référence reconnus. Nous avons établi que l’enseignement du dessin nécessitait de construire trois types de connaissances, soit les connaissances déclaratives, procédurales et conditionnelles. À partir de ce constat, nous avons recensé les stratégies pédagogiques utilisées dans le réseau collégial qui permettaient la construction de ces types de connaissances. Nous avons conclu que les étapes de l’enseignement explicite correspondaient précisément aux objectifs fixés par notre recherche et que les trois phases de cette méthode répondaient à notre besoin. Cette recherche de nature qualitative utilise la méthodologie proposée par Paillé (2007), puisque les étapes proposées correspondent mieux à la démarche recherchée. Finalement, nous avons procédé à la production du matériel pédagogique en suivant les théories cognitivistes et les étapes de l’enseignement explicite et nous considérons que le matériel produit respecte les théories et stratégies pédagogiques scientifiquement reconnues; ce qui en fait un matériel répondant aux objectifs que nous nous étions fixés.

A future dynamically reconfigurable automotive software system

Embedded software systems in vehicles are of rapidly increasing commercial importance for the automotive industry. Current systems employ a static run-time environment; due to the difficulty and cost involved in the development of dynamic systems in a high-integrity embedded control context. A dynamic system, referring to the system configuration, would greatly increase the flexibility of the offered functionality and enable customised software configuration for individual vehicles, adding customer value through plug-and-play capability, and increased quality due to its inherent ability to adjust to changes in hardware and software. We envisage an automotive system containing a variety of components, from a multitude of organizations, not necessarily known at development time. The system dynamically adapts its configuration to suit the run-time system constraints. This paper presents our vision for future automotive control systems that will be regarded in an EU research project, referred to as DySCAS (Dynamically Self-Configuring Automotive Systems). We propose a self-configuring vehicular control system architecture, with capabilities that include automatic discovery and inclusion of new devices, self-optimisation to best-use the processing, storage and communication resources available, self-diagnostics and ultimately self-healing. Such an architecture has benefits extending to reduced development and maintenance costs, improved passenger safety and comfort, and flexible owner customisation. Specifically, this paper addresses the following issues: The state of the art of embedded software systems in vehicles, emphasising the current limitations arising from fixed run-time configurations; and the benefits and challenges of dynamic configuration, giving rise to opportunities for self-healing, self-optimisation, and the automatic inclusion of users’ Consumer Electronic (CE) devices. Our proposal for a dynamically reconfigurable automotive software system platform is outlined and a typical use-case is presented as an example to exemplify the benefits of the envisioned dynamic capabilities.

A Replacement Technique to Maximize Task Reuse in Reconfigurable Systems

Dynamically reconfigurable hardware is a promising technology that combines in the same device both the high performance and the flexibility that many recent applications demand. However, one of its main drawbacks is the reconfiguration overhead, which involves important delays in the task execution, usually in the order of hundreds of milliseconds, as well as high energy consumption. One of the most powerful ways to tackle this problem is configuration reuse, since reusing a task does not involve any reconfiguration overhead. In this paper we propose a configuration replacement policy for reconfigurable systems that maximizes task reuse in highly dynamic environments. We have integrated this policy in an external taskgraph execution manager that applies task prefetch by loading and executing the tasks as soon as possible (ASAP). However, we have also modified this ASAP technique in order to make the replacements more flexible, by taking into account the mobility of the tasks and delaying some of the reconfigurations. In addition, this replacement policy is a hybrid design-time/run-time approach, which performs the bulk of the computations at design time in order to save run-time computations. Our results illustrate that the proposed strategy outperforms other state-ofthe-art replacement policies in terms of reuse rates and achieves near-optimal reconfiguration overhead reductions. In addition, by performing the bulk of the computations at design time, we reduce the execution time of the replacement technique by 10 times with respect to an equivalent purely run-time one.

A Hardware Implementation of a Run-Time Scheduler for Reconfigurable Systems

New generation embedded systems demand high performance, efficiency and flexibility. Reconfigurable hardware can provide all these features. However the costly reconfiguration process and the lack of management support have prevented a broader use of these resources. To solve these issues we have developed a scheduler that deals with task-graphs at run-time, steering its execution in the reconfigurable resources while carrying out both prefetch and replacement techniques that cooperate to hide most of the reconfiguration delays. In our scheduling environment task-graphs are analyzed at design-time to extract useful information. This information is used at run-time to obtain near-optimal schedules, escaping from local-optimum decisions, while only carrying out simple computations. Moreover, we have developed a hardware implementation of the scheduler that applies all the optimization techniques while introducing a delay of only a few clock cycles. In the experiments our scheduler clearly outperforms conventional run-time schedulers based on As-Soon-As-Possible techniques. In addition, our replacement policy, specially designed for reconfigurable systems, achieves almost optimal results both regarding reuse and performance.

A Mapping-Scheduling Algorithm for Hardware Acceleration on Reconfigurable Platforms

Reconfigurable platforms are a promising technology that offers an interesting trade-off between flexibility and performance, which many recent embedded system applications demand, especially in fields such as multimedia processing. These applications typically involve multiple ad-hoc tasks for hardware acceleration, which are usually represented using formalisms such as Data Flow Diagrams (DFDs), Data Flow Graphs (DFGs), Control and Data Flow Graphs (CDFGs) or Petri Nets. However, none of these models is able to capture at the same time the pipeline behavior between tasks (that therefore can coexist in order to minimize the application execution time), their communication patterns, and their data dependencies. This paper proves that the knowledge of all this information can be effectively exploited to reduce the resource requirements and the timing performance of modern reconfigurable systems, where a set of hardware accelerators is used to support the computation. For this purpose, this paper proposes a novel task representation model, named Temporal Constrained Data Flow Diagram (TCDFD), which includes all this information. This paper also presents a mapping-scheduling algorithm that is able to take advantage of the new TCDFD model. It aims at minimizing the dynamic reconfiguration overhead while meeting the communication requirements among the tasks. Experimental results show that the presented approach achieves up to 75% of resources saving and up to 89% of reconfiguration overhead reduction with respect to other state-of-the-art techniques for reconfigurable platforms.

HW implementation of an execution manager for reconfigurable systems

Reconfigurable HW can be used to build a hardware multitasking system where tasks can be assigned to the reconfigurable HW at run-time according to the requirements of the running applications. Normally the execution in this kind of systems is controlled by an embedded processor. In these systems tasks are frequently represented as subtask graphs, where a subtask is the basic scheduling unit that can be assigned to a reconfigurable HW. In order to control the execution of these tasks, the processor must manage at run-time complex data structures, like graphs or linked list, which may generate significant execution-time penalties. In addition, HW/SW communications are frequently a system bottleneck. Hence, it is very interesting to find a way to reduce the run-time SW computations and the HW/SW communications. To this end we have developed a HW execution manager that controls the execution of subtask graphs over a set of reconfigurable units. This manager receives as input a subtask graph coupled to a subtask schedule, and guarantees its proper execution. In addition it includes support to reduce the execution-time overhead due to reconfigurations. With this HW support the execution of task graphs can be managed efficiently generating only very small run-time penalties.

A Hardware Task-Graph Scheduler for Reconfigurable Multi-tasking Systems

Reconfigurable hardware can be used to build a multitasking system where tasks are assigned to HW resources at run-time according to the requirements of the running applications. These tasks are frequently represented as direct acyclic graphs and their execution is typically controlled by an embedded processor that schedules the graph execution. In order to improve the efficiency of the system, the scheduler can apply prefetch and reuse techniques that can greatly reduce the reconfiguration latencies. For an embedded processor all these computations represent a heavy computational load that can significantly reduce the system performance. To overcome this problem we have implemented a HW scheduler using reconfigurable resources. In addition we have implemented both prefetch and replacement techniques that obtain as good results as previous complex SW approaches, while demanding just a few clock cycles to carry out the computations. We consider that the HW cost of the system (in our experiments 3% of a Virtex-II PRO xc2vp30 FPGA) is affordable taking into account the great efficiency of the techniques applied to hide the reconfiguration latency and the negligible run-time penalty introduced by the scheduler computations.

An Approach to Manage Reconfigurations and Reduce Area Cost in Hard Real-Time Reconfigurable Systems

This article presents a methodology to build real-time reconfigurable systems that ensure that all the temporal constraints of a set of applications are met, while optimizing the utilization of the available reconfigurable resources. Starting from a static platform that meets all the real-time deadlines, our approach takes advantage of run-time reconfiguration in order to reduce the area needed while guaranteeing that all the deadlines are still met. This goal is achieved by identifying which tasks must be always ready for execution in order to meet the deadlines, and by means of a methodology that also allows reducing the area requirements.

A Task-Graph Execution Manager for Reconfigurable Multi-tasking Systems

Reconfigurable hardware can be used to build multi tasking systems that dynamically adapt themselves to the requirements of the running applications. This is especially useful in embedded systems, since the available resources are very limited and the reconfigurable hardware can be reused for different applications. In these systems computations are frequently represented as task graphs that are executed taking into account their internal dependencies and the task schedule. The management of the task graph execution is critical for the system performance. In this regard, we have developed two dif erent versions, a software module and a hardware architecture, of a generic task-graph execution manager for reconfigurable multi-tasking systems. The second version reduces the run-time management overheads by almost two orders of magnitude. Hence it is especially suitable for systems with exigent timing constraints. Both versions include specific support to optimize the reconfiguration process.

Design Aspects of a Broadband Beam-Reconfigurable Leaky-Wave Antenna

Design aspects of a novel beam-reconfigurable pla-nar series-fed array are addressed to achieve beam steering with frequency tunability over a relatively broad bandwidth. The design is possible thanks to the use of the complementary strip-slot, which is an innovative broadly matched microstrip radiator, and the careful selection of the phase shifter parameters.

Non-linear modelling of microwave devices embedding nano-ferroelectric materials for real-time reconfigurable transmitarray

In this thesis work a nonlinear model for Interdigitated Capacitors (IDCs) based on ferroelectric materials, is proposed. Through the properties of materials such as Hafnium-Zirconium Oxide (HfZrO2), it is possible to realize tunable radiofrequency (RF) circuits. In particular, the model proposed in this thesis describes the use of an IDC, realized on a High-Resistivity silicon substrate, as a phase shifter for beam-steering applications. The model is obtained starting from already present experimental measurements, through which it is possible to identify a circuit model. The model is tested for both low power values and other power values using Harmonic Balance simulations, which show an excellent convergence of the model up to 40 dBm of input power. Furthermore, an array composed by two patches operating both at 2.55 GHz, which exploits the tunable properties of the HfZrO-based IDC is proposed. At 0dBm the model shows a 47° phase shift with polarization -1 V and 1 V which leads to a 11° steering of the main lobe of the array.