Definição e execução de computações dinâmicas numa linguagem de programação orientada-a-serviços

Os serviços inicialmente idealizados para o mundo dos negócios, têm actualmente um espectro de utilização muito mais lato, facilitando assim a incorporação de software do exterior, sob a representação de serviço, por parte das aplicações. Os principais contribuidores para a emergente utilização de serviços são a proliferação dos dispositivos móveis, a crescente popularidade da computação da nuvem e a ubiquidade da Internet. Apesar deste estado da arte, a abstracção dos serviços continua, maioritariamente, a ser relegada para a camada do middleware. Consequentemente, este confinamento obstem o programador de ter privilégios para interagir com os serviços ao nível da linguagem. A inexistência deste nível de abstracção dificulta o deployment de aplicações dinâmicas. Como medida para tal, o objectivo do nosso trabalho é garantir suporte ao dinamismo e deployment de arquitecturas orientadas a serviços. Com esse propósito, vamos endereçar os problemas de incorporação dos serviços acessíveis pela Web e permitir operações de reconfiguração dos mesmos, nomeadamente, a ligação dinâmica, substituição do fornecedor de serviços e a gestão dinâmica de conjuntos de fornecedores de serviços.

Memória do projecto cinco lugares. No exercício da sua função

Esta Memória de Projecto Cinco Lugares – No exercício da sua função funciona como um fluxo de ideias livres e inevitavelmente dispersas, que não são mais que uma consequência do pensamento sobre cada plano, cena e sequência que compõem o filme criado. A tese principal do filme, entre as várias ideias que nele se pretenderam elaborar, encontra reflexos e ressonâncias nas interpretações expressas ao longo dos vários capítulos iniciais. Assim, na Parte I (Caminhos do Tempo), faz-se uma contextualização teórica, com base nos textos de André Bazin, Gilles Deleuze e Marc Augé sobre as concepções de espaço e tempo, e analisam-se algumas das mais radicais obras do cinema contemporâneo (de Yasujirô Ozu, Robert Flaherty, Andy Warhol, Michael Snow a Victor Erice, Wang Bing, Abbas Kiarostami e James Benning). Esta contextualização e análise constituem fundamento à presente Memória, aprofundando-se a possibilidade do Tempo como categoria estrutural principal de um texto fílmico. Na Parte II, dá-se nota do percurso de Cinco Lugares, filme que congrega um conjunto de memórias sobre cinco lugares de uma cidade (Lisboa), ensurdecedora e em crescente movimento, e no qual se procurou registar, plano a plano, essas memórias pela, para usar uma expressão de Tarkovsky, “pressão do tempo no plano”. Iniciado no tempo do silêncio (público) do Pátio da Galé, o filme passou ao espaço privado e interior de uma habitação na Rua Nova do Loureiro, que a arquitectura tão naturalmente separa e resguarda do exterior. Do registo fílmico de um ritual religioso, numa Igreja de convento, transitámos para um dos lugares mais esquecidos da cidade, a Mãe d’Água/ Aqueduto das Águas Livres. Por fim, aportámos num antigo antro de loucura contida, o Pavilhão Panóptico do Hospital Miguel Bombarda, hoje museu de um conjunto de memórias – memórias que também constituem matéria de uma outra memória cinematográfica de João César Monteiro. Em comum, estes cinco lugares têm tudo e não têm nada. São arquitecturas que se estabelecem numa fronteira entre um interior e um exterior. São também matéria própria, constituída por tempos, espaços e identidades totalmente diferentes. São, ainda, cinco tipos de silêncio urbano e momentos de realidade documentados sob uma perspectiva de um mundo em aceleração. Em suma, os capítulos seguintes de ambas as Partes são uma das muitas conversas possíveis e inacabadas, qual coda num trecho musical, a ter sobre o que interessa verdadeiramente neste trabalho de projecto – o filme em si.

Programação paralela estruturada aplicada a um problema de reconstrução de imagem

A Digital Breast Tomosynthesis (DBT) é uma técnica que permite obter imagens mamárias 3D de alta qualidade, que só podem ser obtidas através de métodos de re-construção. Os métodos de reconstrução mais rápidos são os iterativos, sendo no en-tanto computacionalmente exigentes, necessitando de sofrer muitas optimizações. Exis-tem optimizações que usam computação paralela através da implementação em GPUs usando CUDA. Como é sabido, o desenvolvimento de programas eficientes que usam GPUs é ainda uma tarefa demorada, dado que os modelos de programação disponíveis são de baixo nível, e a portabilidade do código para outras arquitecturas não é imedia-ta. É uma mais valia poder criar programas paralelos de forma rápida, com possibili-dade de serem usados em diferentes arquitecturas, sem exigir muitos conhecimentos sobre a arquitectura subjacente e sobre os modelos de programação de baixo nível. Para resolver este problema, propomos a utilização de soluções existentes que reduzam o esforço de paralelização, permitindo a sua portabilidade, garantindo ao mesmo tempo um desempenho aceitável. Para tal, vamos utilizar um framework (FastFlow) com suporte para Algorithmic Skeletons, que tiram partido da programação paralela estruturada, capturando esquemas/padrões recorrentes que são comuns na programação paralela. O trabalho realizado centrou-se na paralelização de uma das fases de reconstru-ção da imagem 3D – geração da matriz de sistema – que é uma das mais demoradas do processo de reconstrução; esse trabalho incluiu um método de ordenação modificado em relação ao existente. Foram realizadas diferentes implementações em CPU e GPU (usando OpenMP, CUDA e FastFlow) o que permitiu comparar estes ambientes de programação em termos de facilidade de desenvolvimento e eficiência da solução. A comparação feita permite concluir que o desempenho das soluções baseadas no FastFlow não é muito diferente das tradicionais o que sugere que ferramentas deste tipo podem simplificar e agilizar a implementação de um algoritmos na área de recons-trução de imagens 3D, mantendo um bom desempenho.

Refinement and variability techniques in model transformation of software requirements

Tese de Doutoramento em Tecnologias e Sistemas de Informação

Generating timed trajectories foran autonomous robot

Tese de Doutoramento Programa Doutoral em Engenharia Electrónica e Computadores

Development of advanced cell/tissue culture systems, based on enhanced polymeric scaffolds and sophisticated bioreactors, for tissue engineering applications

Programa Doutoral em Engenharia Biomédica

Hybrid hypervisor partially deployed on FPGA

Tese de Doutoramento em Engenharia Eletrónica e Computadores.

Diseño de sistemas de comunicaciones de alta velocidad. Design of high-speed communication systems.

El crecimiento exponencial del tráfico de datos es uno de los mayores desafíos que enfrentan actualmente los sistemas de comunicaciones, debiendo los mismos ser capaces de soportar velocidades de procesamiento de datos cada vez mas altas. En particular, el consumo de potencia se ha transformado en uno de los parámetros de diseño más críticos, generando la necesidad de investigar el uso de nuevas arquitecturas y algoritmos para el procesamiento digital de la información. Por otro lado, el análisis y evaluación de nuevas técnicas de procesamiento presenta dificultades dadas las altas velocidades a las que deben operar, resultando frecuentemente ineficiente el uso de la simulación basada en software como método. En este contexto, el uso de electrónica programable ofrece una oportunidad a bajo costo donde no solo se evaluan nuevas técnicas de diseño de alta velocidad sino también se valida su implementación en desarrollos tecnológicos. El presente proyecto tiene como objetivo principal el estudio y desarrollo de nuevas arquitecturas y algoritmos en electrónica programable para el procesamiento de datos a alta velocidad. El método a utilizar será la programación en dispositivos FPGA (Field-Programmable Gate Array) que ofrecen una buena relación costo-beneficio y gran flexibilidad para integrarse con otros dispositivos de comunicaciones. Para la etapas de diseño, simulación y programación se utilizaran herramientas CAD (Computer-Aided Design) orientadas a sistemas electrónicos digitales. El proyecto beneficiara a estudiantes de grado y postgrado de carreras afines a la informática y las telecomunicaciones, contribuyendo al desarrollo de proyectos finales y tesis doctorales. Los resultados del proyecto serán publicados en conferencias y/o revistas nacionales e internacionales y divulgados a través de charlas de difusión y/o encuentros. El proyecto se enmarca dentro de un área de gran importancia para la Provincia de Córdoba, como lo es la informática y las telecomunicaciones, y promete generar conocimiento de gran valor agregado que pueda ser transferido a empresas tecnológicas de la Provincia de Córdoba a través de consultorias o desarrollos de productos.

Diseño y caracterización de plataformas de biorreconocimiento basadas en el uso de nanoestructuras, biomoléculas y polímeros. Aplicaciones para el desarrollo de (bio)sensores electroquímicos. Design and characterization of biorecognition platforms based on the use of nanostructures, biomolecules and polymers. Applications for the development of electrochemical (bio)sensors.

Los requerimientos de métodos analíticos que permitan realizar determinaciones más eficientes en diversas ramas de la Química, así como el gran desarrollo logrado por la Nanobiotecnología, impulsaron la investigación de nuevas alternativas de análisis. Hoy, el campo de los Biosensores concita gran atención en el primer mundo, sin embargo, en nuestro país es todavía un área de vacancia, como lo es también la de la Nanotecnología. El objetivo de este proyecto es diseñar y caracterizar nuevos electrodos especialmente basados en el uso de nanoestructuras y estudiar aspectos básicos de la inmovilización de enzimas, ADN, aptámeros, polisacáridos y otros polímeros sobre dichos electrodos a fin de crear nuevas plataformas de biorreconocimiento para la construcción de (bio)sensores electroquímicos dirigidos a la cuantificación de analitos de interés clínico, farmaco-toxicológico y ambiental.Se estudiarán las propiedades de electrodos de C vítreo, Au, "screen printed" y compósitos de C modificados con nanotubos de C (CNT) y/o nanopartículas (NP) de oro y/o nanoalambres empleando diversas estrategias. Se investigarán nuevas alternativas de inmovilización de las biomoléculas antes mencionadas sobre dichos electrodos, se caracterizarán las plataformas resultantes y se evaluarán sus posibles aplicaciones analíticas al desarrollo de biosensores con enzimas y ADNs como elementos de biorreconocimiento. Se funcionalizarán CNT con polímeros comerciales y sintetizados en nuestro laboratorio modificados con moléculas bioactivas. Se diseñarán y caracterizarán nuevas arquitecturas supramoleculares basadas en el autoensamblado de policationes, enzimas y ADNs sobre Au. Se evaluarán las propiedades catalíticas de NP de magnetita y de perovskitas de Mn y su aplicación al desarrollo de biosensores enzimáticos. Se diseñarán biosensores que permitan la detección altamente sensible y selectiva de secuencias específicas de ADNs de interés clínico. Se estudiará la interacción de genotóxicos con ADN (en solución e inmovilizado) y se desarrollarán biosensores que permitan su cuantificación. Se construirán biosensores enzimáticos para la cuantificación de bioanalitos, especialmente glucosa, fenoles y catecoles, y sensores electroquímicos para la determinación de neurotransmisores, ácido úrico y ácido ascórbico. Se diseñarán nuevos aptasensores electroquímicos para la cuantificación de biomarcadores, comenzando por lisozima y trombina y continuando con otros de interés regional/nacional.Se emplearán las siguientes técnicas: voltamperometrías cíclica (CV), de pulso diferencial (DPV) y de onda cuadrada (SWV); "stripping" potenciométrico a corriente constante (PSA); elipsometría; microbalanza de cristal de cuarzo con cálculo de pérdida de energía por disipación (QCM-D); resonancia de plasmón superficial con detección dual (E-SPR); espectroscopía de impedancia electroquímica (EIE); microscopías de barrido electroquímico (SECM), de barrido electrónico (SEM), de transmisión (TEM) y de fuerzas atómicas (AFM); espectrofotometría UV-visible; espectroscopías IR, Raman, de masas, RMN.Se espera que la inclusión de los CNT y/o de las NP metálicas y/o de los nanoalambres en los diferentes electrodos permita una mejor transferencia de carga de diversos analitos y por ende una detección más sensible y selectiva de bioanalitos empleando enzimas, ADN y aptámeros como elementos de biorreconocimiento. Se espera una mayor eficiencia en los aptasensores respecto de los inmunosensores, lo que permitirá la determinacion selectiva de diversos biomarcadores. La modificación de electrodos con nanoestructuras posibilitará la detección altamente sensible y selectiva del evento de hibridación. La respuesta obtenida luego de la interacción de genotóxicos con ADN permitirá un mejor conocimiento de la asociación establecida, de la cinética y de las constantes termodinámicas. Los neurotransmisores podrán ser determinados a niveles nanomolares aún en muestras complejas.

Optimización en el cómputos de algoritmos de cuadratura para funciones especiales. Optimization of quadrature algorithms for special functions.

En nuestro proyecto anterior aproximamos el cálculo de una integral definida con integrandos de grandes variaciones funcionales. Nuestra aproximación paraleliza el algoritmo de cómputo de un método adaptivo de cuadratura, basado en reglas de Newton-Cote. Los primeros resultados obtenidos fueron comunicados en distintos congresos nacionales e internacionales; ellos nos permintieron comenzar con una tipificación de las reglas de cuadratura existentes y una clasificación de algunas funciones utilizadas como funciones de prueba. Estas tareas de clasificación y tipificación no las hemos finalizado, por lo que pretendemos darle continuidad a fin de poder informar sobre la conveniencia o no de utilizar nuestra técnica. Para llevar adelante esta tarea se buscará una base de funciones de prueba y se ampliará el espectro de reglas de cuadraturas a utilizar. Además, nos proponemos re-estructurar el cálculo de algunas rutinas que intervienen en el cómputo de la mínima energía de una molécula. Este programa ya existe en su versión secuencial y está modelizado utilizando la aproximación LCAO. El mismo obtiene resultados exitosos en cuanto a precisión, comparado con otras publicaciones internacionales similares, pero requiere de un tiempo de cálculo significativamente alto. Nuestra propuesta es paralelizar el algoritmo mencionado abordándolo al menos en dos niveles: 1- decidir si conviene distribuir el cálculo de una integral entre varios procesadores o si será mejor distribuir distintas integrales entre diferentes procesadores. Debemos recordar que en los entornos de arquitecturas paralelas basadas en redes (típicamente redes de área local, LAN) el tiempo que ocupa el envío de mensajes entre los procesadores es muy significativo medido en cantidad de operaciones de cálculo que un procesador puede completar. 2- de ser necesario, paralelizar el cálculo de integrales dobles y/o triples. Para el desarrollo de nuestra propuesta se desarrollarán heurísticas para verificar y construir modelos en los casos mencionados tendientes a mejorar las rutinas de cálculo ya conocidas. A la vez que se testearán los algoritmos con casos de prueba. La metodología a utilizar es la habitual en Cálculo Numérico. Con cada propuesta se requiere: a) Implementar un algoritmo de cálculo tratando de lograr versiones superadoras de las ya existentes. b) Realizar los ejercicios de comparación con las rutinas existentes para confirmar o desechar una mejor perfomance numérica. c) Realizar estudios teóricos de error vinculados al método y a la implementación. Se conformó un equipo interdisciplinario integrado por investigadores tanto de Ciencias de la Computación como de Matemática. Metas a alcanzar Se espera obtener una caracterización de las reglas de cuadratura según su efectividad, con funciones de comportamiento oscilatorio y con decaimiento exponencial, y desarrollar implementaciones computacionales adecuadas, optimizadas y basadas en arquitecturas paralelas.

Aceleración de Algoritmos en Procesadores Multicore, GPGPU y FPGA. Algorithm Acceleration with Multicore, GPGPU and FPGA Processors.

El avance en la potencia de cómputo en nuestros días viene dado por la paralelización del procesamiento, dadas las características que disponen las nuevas arquitecturas de hardware. Utilizar convenientemente este hardware impacta en la aceleración de los algoritmos en ejecución (programas). Sin embargo, convertir de forma adecuada el algoritmo en su forma paralela es complejo, y a su vez, esta forma, es específica para cada tipo de hardware paralelo. En la actualidad los procesadores de uso general más comunes son los multicore, procesadores paralelos, también denominados Symmetric Multi-Processors (SMP). Hoy en día es difícil hallar un procesador para computadoras de escritorio que no tengan algún tipo de paralelismo del caracterizado por los SMP, siendo la tendencia de desarrollo, que cada día nos encontremos con procesadores con mayor numero de cores disponibles. Por otro lado, los dispositivos de procesamiento de video (Graphics Processor Units - GPU), a su vez, han ido desarrollando su potencia de cómputo por medio de disponer de múltiples unidades de procesamiento dentro de su composición electrónica, a tal punto que en la actualidad no es difícil encontrar placas de GPU con capacidad de 200 a 400 hilos de procesamiento paralelo. Estos procesadores son muy veloces y específicos para la tarea que fueron desarrollados, principalmente el procesamiento de video. Sin embargo, como este tipo de procesadores tiene muchos puntos en común con el procesamiento científico, estos dispositivos han ido reorientándose con el nombre de General Processing Graphics Processor Unit (GPGPU). A diferencia de los procesadores SMP señalados anteriormente, las GPGPU no son de propósito general y tienen sus complicaciones para uso general debido al límite en la cantidad de memoria que cada placa puede disponer y al tipo de procesamiento paralelo que debe realizar para poder ser productiva su utilización. Los dispositivos de lógica programable, FPGA, son dispositivos capaces de realizar grandes cantidades de operaciones en paralelo, por lo que pueden ser usados para la implementación de algoritmos específicos, aprovechando el paralelismo que estas ofrecen. Su inconveniente viene derivado de la complejidad para la programación y el testing del algoritmo instanciado en el dispositivo. Ante esta diversidad de procesadores paralelos, el objetivo de nuestro trabajo está enfocado en analizar las características especificas que cada uno de estos tienen, y su impacto en la estructura de los algoritmos para que su utilización pueda obtener rendimientos de procesamiento acordes al número de recursos utilizados y combinarlos de forma tal que su complementación sea benéfica. Específicamente, partiendo desde las características del hardware, determinar las propiedades que el algoritmo paralelo debe tener para poder ser acelerado. Las características de los algoritmos paralelos determinará a su vez cuál de estos nuevos tipos de hardware son los mas adecuados para su instanciación. En particular serán tenidos en cuenta el nivel de dependencia de datos, la necesidad de realizar sincronizaciones durante el procesamiento paralelo, el tamaño de datos a procesar y la complejidad de la programación paralela en cada tipo de hardware. Today´s advances in high-performance computing are driven by parallel processing capabilities of available hardware architectures. These architectures enable the acceleration of algorithms when thes ealgorithms are properly parallelized and exploit the specific processing power of the underneath architecture. Most current processors are targeted for general pruposes and integrate several processor cores on a single chip, resulting in what is known as a Symmetric Multiprocessing (SMP) unit. Nowadays even desktop computers make use of multicore processors. Meanwhile, the industry trend is to increase the number of integrated rocessor cores as technology matures. On the other hand, Graphics Processor Units (GPU), originally designed to handle only video processing, have emerged as interesting alternatives to implement algorithm acceleration. Current available GPUs are able to implement from 200 to 400 threads for parallel processing. Scientific computing can be implemented in these hardware thanks to the programability of new GPUs that have been denoted as General Processing Graphics Processor Units (GPGPU).However, GPGPU offer little memory with respect to that available for general-prupose processors; thus, the implementation of algorithms need to be addressed carefully. Finally, Field Programmable Gate Arrays (FPGA) are programmable devices which can implement hardware logic with low latency, high parallelism and deep pipelines. Thes devices can be used to implement specific algorithms that need to run at very high speeds. However, their programmability is harder that software approaches and debugging is typically time-consuming. In this context where several alternatives for speeding up algorithms are available, our work aims at determining the main features of thes architectures and developing the required know-how to accelerate algorithm execution on them. We look at identifying those algorithms that may fit better on a given architecture as well as compleme

Arquitectura wormhole per a una NoC 2D-Mesh

Aquest projecte presenta la implementació d'un disseny, i la seva posterior síntesi en una FPGA, d'una arquitectura de tipus wormhole packet switching per a una infraestructura de NetWork-On-Chip amb una topologia 2D-Mesh. Agafant un router circuit switching com a punt de partida, s'han especificat els mòduls en Verilog per tal d'obtenir l'arquitectura wormhole desitjada. Dissenyar la màquina de control per governar els flits que conformen els paquets dins la NoC,i afegir les cues a la sortida del router (outuput queuing) són els punts principals d'aquest treball. A més, com a punt final s'han comparat ambdues arquitectures de router en termes de costos en àrea i en memòria i se n’han obtingut diverses conclusions i resultats experimentals.

Label Space Reduction in All-Optical Label Switchiing Networks

Report for the scientific sojourn at the Department of Information Technology (INTEC) at the Ghent University, Belgium, from january to june 2007. All-Optical Label Swapping (AOLS) forms a key technology towards the implementation of All-Optical Packet Switching nodes (AOPS) for the future optical Internet. The capital expenditures of the deployment of AOLS increases with the size of the label spaces (i.e. the number of used labels), since a special optical device is needed for each recognized label on every node. Label space sizes are affected by the wayin which demands are routed. For instance, while shortest-path routing leads to the usage of fewer labels but high link utilization, minimum interference routing leads to the opposite. This project studies and proposes All-Optical Label Stacking (AOLStack), which is an extension of the AOLS architecture. AOLStack aims at reducing label spaces while easing the compromise with link utilization. In this project, an Integer Lineal Program is proposed with the objective of analyzing the softening of the aforementioned trade-off due to AOLStack. Furthermore, a heuristic aiming at finding good solutions in polynomial-time is proposed as well. Simulation results show that AOLStack either a) reduces the label spaces with a low increase in the link utilization or, similarly, b) uses better the residual bandwidth to decrease the number of labels even more.

Benchmarks i mètriques d'avaluació de plataformes encastades multimèdia

Aquest projecte compara les possibilitats per a aplicacions multimèdia d'algunes de les arquitectures de processador que podem trobar en sistemes encastats. Per fer-ho s'ha seleccionat una sèrie de benchmarks que inclouen una mostra d'aplicacions multimèdia, així com un conjunt de benchmarks que ens permet mesurar aspectes d'un sistema operatiu GNU/Linux. També s'ha determinat quines haurien de ser les principals mètriques a considerar en el context dels sistemes encastats.

Análisis de prestaciones de procesadores multi-core y multi-thread

Los procesadores multi-core y el multi-threading por hardware permiten aumentar el rendimiento de las aplicaciones. Por un lado, los procesadores multi-core combinan 2 o más procesadores en un mismo chip. Por otro lado, el multi-threading por hardware es una técnica que incrementa la utilización de los recursos del procesador. Este trabajo presenta un análisis de rendimiento de los resultados obtenidos en dos aplicaciones, multiplicación de matrices densas y transformada rápida de Fourier. Ambas aplicaciones se han ejecutado en arquitecturas multi-core que explotan el paralelismo a nivel de thread pero con un modelo de multi-threading diferente. Los resultados obtenidos muestran la importancia de entender y saber analizar el efecto del multi-core y multi-threading en el rendimiento.