Caratterizzazione di membrane inorganiche per la separazione di idrogeno da gas di reforming

The work of this thesis has been focused on the characterisation of inorganic membranes for the hydrogen purification from steam reforming gas. Composite membranes based on porous inorganic supports coated with palladium silver alloys and ceramic membranes have been analysed. A brief resume of theoretical laws governing transport of gases through dense and porous inorganic membranes and an overview on different methods to prepare inorganic membranes has been also reported. A description of the experimental apparatus used for the characterisation of gas permeability properties has been reported. The device used permits to evaluate transport properties in a wide range of temperatures (till 500°C) and pressures (till 15 bar). Data obtained from experimental campaigns reveal a good agreement with Sievert law for hydrogen transport through dense palladium based membranes while different transport mechanisms, such as Knudsen diffusion and Hagen-Poiseuille flow, have been observed for porous membranes and for palladium silver alloy ones with pinholes in the metal layer. Mixtures permeation experiments reveal also concentration polarisation phenomena and hydrogen permeability reduction due to carbon monoxide adsorption on metal surface.

Tecniche di ottimizzazione del software per sistemi su singolo chip per applicazioni di Nomadic Computing

I moderni sistemi embedded sono equipaggiati con risorse hardware che consentono l’esecuzione di applicazioni molto complesse come il decoding audio e video. La progettazione di simili sistemi deve soddisfare due esigenze opposte. Da un lato è necessario fornire un elevato potenziale computazionale, dall’altro bisogna rispettare dei vincoli stringenti riguardo il consumo di energia. Uno dei trend più diffusi per rispondere a queste esigenze opposte è quello di integrare su uno stesso chip un numero elevato di processori caratterizzati da un design semplificato e da bassi consumi. Tuttavia, per sfruttare effettivamente il potenziale computazionale offerto da una batteria di processoriè necessario rivisitare pesantemente le metodologie di sviluppo delle applicazioni. Con l’avvento dei sistemi multi-processore su singolo chip (MPSoC) il parallel programming si è diffuso largamente anche in ambito embedded. Tuttavia, i progressi nel campo della programmazione parallela non hanno mantenuto il passo con la capacità di integrare hardware parallelo su un singolo chip. Oltre all’introduzione di multipli processori, la necessità di ridurre i consumi degli MPSoC comporta altre soluzioni architetturali che hanno l’effetto diretto di complicare lo sviluppo delle applicazioni. Il design del sottosistema di memoria, in particolare, è un problema critico. Integrare sul chip dei banchi di memoria consente dei tempi d’accesso molto brevi e dei consumi molto contenuti. Sfortunatamente, la quantità di memoria on-chip che può essere integrata in un MPSoC è molto limitata. Per questo motivo è necessario aggiungere dei banchi di memoria off-chip, che hanno una capacità molto maggiore, come maggiori sono i consumi e i tempi d’accesso. La maggior parte degli MPSoC attualmente in commercio destina una parte del budget di area all’implementazione di memorie cache e/o scratchpad. Le scratchpad (SPM) sono spesso preferite alle cache nei sistemi MPSoC embedded, per motivi di maggiore predicibilità, minore occupazione d’area e – soprattutto – minori consumi. Per contro, mentre l’uso delle cache è completamente trasparente al programmatore, le SPM devono essere esplicitamente gestite dall’applicazione. Esporre l’organizzazione della gerarchia di memoria ll’applicazione consente di sfruttarne in maniera efficiente i vantaggi (ridotti tempi d’accesso e consumi). Per contro, per ottenere questi benefici è necessario scrivere le applicazioni in maniera tale che i dati vengano partizionati e allocati sulle varie memorie in maniera opportuna. L’onere di questo compito complesso ricade ovviamente sul programmatore. Questo scenario descrive bene l’esigenza di modelli di programmazione e strumenti di supporto che semplifichino lo sviluppo di applicazioni parallele. In questa tesi viene presentato un framework per lo sviluppo di software per MPSoC embedded basato su OpenMP. OpenMP è uno standard di fatto per la programmazione di multiprocessori con memoria shared, caratterizzato da un semplice approccio alla parallelizzazione tramite annotazioni (direttive per il compilatore). La sua interfaccia di programmazione consente di esprimere in maniera naturale e molto efficiente il parallelismo a livello di loop, molto diffuso tra le applicazioni embedded di tipo signal processing e multimedia. OpenMP costituisce un ottimo punto di partenza per la definizione di un modello di programmazione per MPSoC, soprattutto per la sua semplicità d’uso. D’altra parte, per sfruttare in maniera efficiente il potenziale computazionale di un MPSoC è necessario rivisitare profondamente l’implementazione del supporto OpenMP sia nel compilatore che nell’ambiente di supporto a runtime. Tutti i costrutti per gestire il parallelismo, la suddivisione del lavoro e la sincronizzazione inter-processore comportano un costo in termini di overhead che deve essere minimizzato per non comprometterre i vantaggi della parallelizzazione. Questo può essere ottenuto soltanto tramite una accurata analisi delle caratteristiche hardware e l’individuazione dei potenziali colli di bottiglia nell’architettura. Una implementazione del task management, della sincronizzazione a barriera e della condivisione dei dati che sfrutti efficientemente le risorse hardware consente di ottenere elevate performance e scalabilità. La condivisione dei dati, nel modello OpenMP, merita particolare attenzione. In un modello a memoria condivisa le strutture dati (array, matrici) accedute dal programma sono fisicamente allocate su una unica risorsa di memoria raggiungibile da tutti i processori. Al crescere del numero di processori in un sistema, l’accesso concorrente ad una singola risorsa di memoria costituisce un evidente collo di bottiglia. Per alleviare la pressione sulle memorie e sul sistema di connessione vengono da noi studiate e proposte delle tecniche di partizionamento delle strutture dati. Queste tecniche richiedono che una singola entità di tipo array venga trattata nel programma come l’insieme di tanti sotto-array, ciascuno dei quali può essere fisicamente allocato su una risorsa di memoria differente. Dal punto di vista del programma, indirizzare un array partizionato richiede che ad ogni accesso vengano eseguite delle istruzioni per ri-calcolare l’indirizzo fisico di destinazione. Questo è chiaramente un compito lungo, complesso e soggetto ad errori. Per questo motivo, le nostre tecniche di partizionamento sono state integrate nella l’interfaccia di programmazione di OpenMP, che è stata significativamente estesa. Specificamente, delle nuove direttive e clausole consentono al programmatore di annotare i dati di tipo array che si vuole partizionare e allocare in maniera distribuita sulla gerarchia di memoria. Sono stati inoltre sviluppati degli strumenti di supporto che consentono di raccogliere informazioni di profiling sul pattern di accesso agli array. Queste informazioni vengono sfruttate dal nostro compilatore per allocare le partizioni sulle varie risorse di memoria rispettando una relazione di affinità tra il task e i dati. Più precisamente, i passi di allocazione nel nostro compilatore assegnano una determinata partizione alla memoria scratchpad locale al processore che ospita il task che effettua il numero maggiore di accessi alla stessa.

Valutazione precoce della risposta a Sorafenib nel Carcinoma Epatocellulare mediante quantificazione dell'Ecografia con contrasto con software Sonotumor

Scopo dello studio: Stabilire se cambiamenti della perfusione di una lesione target di epatocarcinoma (HCC), valutati quantitativamente mediante ecografia con contrasto (CE-US) alla settimana 2 e 4 di terapia con sorafenib, possono predire la progressione di malattia alla settimana 8, valutata con la tomografia computerizzata o la risonanza magnetica con mezzo di contrasto (TC-RM) usando i criteri RECIST/RECIST modificati (response evaluation criteria in solid tumors). Pazienti e metodi: Il comitato etico ha approvato lo studio ed i pazienti hanno fornito un consenso informato scritto prima dell’arruolamento. Lo studio è stato effettuato su un campione di soggetti con epatocarcinoma avanzato o non suscettibile di trattamento curativo, in monoterapia con sorafenib. La valutazione della risposta tumorale è stata effettuata con TC o RM a 2 mesi usando i criteri RECIST/RECIST modificati. La CE-US è stata effettuata entro 1 settimana prima dell’inizio del trattamento con sorafenib e durante la terapia alla settimana 2, 4, 8, 16 e 32. I parametri quantitativi funzionali sono stati ottenuti impiegando un software dedicato. I cambiamenti dei valori dei parametri suddetti tra il tempo zero ed i punti temporali successivi sono stati confrontati con la risposta tumorale basata sui criteri RECIST/RECIST modificati. Risultati: La riduzione dei valori dei parametri relativi alla perfusione tumorale, in particolare di WiAUC e PE (parametri correlati con il volume ematico), al T2/T4 (settimana 2, 4), predice la risposta tumorale a 2 mesi, valutata secondo i criteri RECIST e RECIST modificati, risultata indicativa di malattia stabile (responders). Conclusione: L’ecografia con contrasto può essere impiegata per quantificare i cambiamenti della vascolarizzazione tumorale già alla settimana 2, 4 dopo la somministrazione di sorafenib nei pazienti con HCC. Questi precoci cambiamenti della perfusione tumorale possono essere predittivi della risposta tumorale a 2 mesi e possono avere un potenziale nella valutazione precoce dell'efficacia della terapia antiangiogenica nell’epatocarcinoma.