Città europee e nuove forme di pianificazione. Il caso di Bologna

Il tema centrale di questo lavoro è costituito dalle nuove forme di pianificazione territoriale in uso nelle principali città europee, con particolare riferimento all'esperienza della pianificazione strategica applicata al governo del territorio, e dall'analisi approfondita delle politiche e degli strumenti di pianificazione urbanistica e territoriale della città di Bologna, dal Piano Regolatore Generale del 1985-'89 al nuovo Piano Strutturale Comunale del 2008. Più precisamente, le caratteristiche, potenzialità e criticità del nuovo strumento urbanistico del capoluogo emiliano-romagnolo, vengono esaminati, non solo, in rapporto alle caratteristiche tipiche dei piani strategici europei, ma anche alle forme tradizionali della pianificazione urbanistica (i piani regolatori generali) di cui il piano strutturale dovrebbe superare i limiti, sia in termini di efficacia operativa, sia per quanto riguarda la capacità di costruire condivisione e consenso tra i diversi attori urbani, sull'idea di città di cui è portatore. The main topics of this research are the new tools for urban planning used by the main European cities - with particular reference to strategic planning applied to the territorial management - and the analysis of Bologna policies and instruments for urban and territorial planning, from the Piano Regolatore Generale '85-'89, to the Piano Strutturale Comunale in 2008. More precisely, the Bologna new planning instrument's characteristics, potentialities and criticalities, are not only investigated in relation to the fundamental characteristics of European strategic plans, but also to the traditional instruments of Italian urbanistic planning (Piani Regolatori Generali), of which the new structural plan should exceed the limits, both in terms of effectiveness; and in terms of ability to build agreement and sharing on its urban project, between different urban actors.

Sviluppo di modelli motore e veicolo per l'analisi di strategie di controllo in applicazioni Software e Hardware In the Loop

This work describes the development of a simulation tool which allows the simulation of the Internal Combustion Engine (ICE), the transmission and the vehicle dynamics. It is a control oriented simulation tool, designed in order to perform both off-line (Software In the Loop) and on-line (Hardware In the Loop) simulation. In the first case the simulation tool can be used in order to optimize Engine Control Unit strategies (as far as regard, for example, the fuel consumption or the performance of the engine), while in the second case it can be used in order to test the control system. In recent years the use of HIL simulations has proved to be very useful in developing and testing of control systems. Hardware In the Loop simulation is a technology where the actual vehicles, engines or other components are replaced by a real time simulation, based on a mathematical model and running in a real time processor. The processor reads ECU (Engine Control Unit) output signals which would normally feed the actuators and, by using mathematical models, provides the signals which would be produced by the actual sensors. The simulation tool, fully designed within Simulink, includes the possibility to simulate the only engine, the transmission and vehicle dynamics and the engine along with the vehicle and transmission dynamics, allowing in this case to evaluate the performance and the operating conditions of the Internal Combustion Engine, once it is installed on a given vehicle. Furthermore the simulation tool includes different level of complexity, since it is possible to use, for example, either a zero-dimensional or a one-dimensional model of the intake system (in this case only for off-line application, because of the higher computational effort). Given these preliminary remarks, an important goal of this work is the development of a simulation environment that can be easily adapted to different engine types (single- or multi-cylinder, four-stroke or two-stroke, diesel or gasoline) and transmission architecture without reprogramming. Also, the same simulation tool can be rapidly configured both for off-line and real-time application. The Matlab-Simulink environment has been adopted to achieve such objectives, since its graphical programming interface allows building flexible and reconfigurable models, and real-time simulation is possible with standard, off-the-shelf software and hardware platforms (such as dSPACE systems).

Tecniche di ottimizzazione del software per sistemi su singolo chip per applicazioni di Nomadic Computing

I moderni sistemi embedded sono equipaggiati con risorse hardware che consentono l’esecuzione di applicazioni molto complesse come il decoding audio e video. La progettazione di simili sistemi deve soddisfare due esigenze opposte. Da un lato è necessario fornire un elevato potenziale computazionale, dall’altro bisogna rispettare dei vincoli stringenti riguardo il consumo di energia. Uno dei trend più diffusi per rispondere a queste esigenze opposte è quello di integrare su uno stesso chip un numero elevato di processori caratterizzati da un design semplificato e da bassi consumi. Tuttavia, per sfruttare effettivamente il potenziale computazionale offerto da una batteria di processoriè necessario rivisitare pesantemente le metodologie di sviluppo delle applicazioni. Con l’avvento dei sistemi multi-processore su singolo chip (MPSoC) il parallel programming si è diffuso largamente anche in ambito embedded. Tuttavia, i progressi nel campo della programmazione parallela non hanno mantenuto il passo con la capacità di integrare hardware parallelo su un singolo chip. Oltre all’introduzione di multipli processori, la necessità di ridurre i consumi degli MPSoC comporta altre soluzioni architetturali che hanno l’effetto diretto di complicare lo sviluppo delle applicazioni. Il design del sottosistema di memoria, in particolare, è un problema critico. Integrare sul chip dei banchi di memoria consente dei tempi d’accesso molto brevi e dei consumi molto contenuti. Sfortunatamente, la quantità di memoria on-chip che può essere integrata in un MPSoC è molto limitata. Per questo motivo è necessario aggiungere dei banchi di memoria off-chip, che hanno una capacità molto maggiore, come maggiori sono i consumi e i tempi d’accesso. La maggior parte degli MPSoC attualmente in commercio destina una parte del budget di area all’implementazione di memorie cache e/o scratchpad. Le scratchpad (SPM) sono spesso preferite alle cache nei sistemi MPSoC embedded, per motivi di maggiore predicibilità, minore occupazione d’area e – soprattutto – minori consumi. Per contro, mentre l’uso delle cache è completamente trasparente al programmatore, le SPM devono essere esplicitamente gestite dall’applicazione. Esporre l’organizzazione della gerarchia di memoria ll’applicazione consente di sfruttarne in maniera efficiente i vantaggi (ridotti tempi d’accesso e consumi). Per contro, per ottenere questi benefici è necessario scrivere le applicazioni in maniera tale che i dati vengano partizionati e allocati sulle varie memorie in maniera opportuna. L’onere di questo compito complesso ricade ovviamente sul programmatore. Questo scenario descrive bene l’esigenza di modelli di programmazione e strumenti di supporto che semplifichino lo sviluppo di applicazioni parallele. In questa tesi viene presentato un framework per lo sviluppo di software per MPSoC embedded basato su OpenMP. OpenMP è uno standard di fatto per la programmazione di multiprocessori con memoria shared, caratterizzato da un semplice approccio alla parallelizzazione tramite annotazioni (direttive per il compilatore). La sua interfaccia di programmazione consente di esprimere in maniera naturale e molto efficiente il parallelismo a livello di loop, molto diffuso tra le applicazioni embedded di tipo signal processing e multimedia. OpenMP costituisce un ottimo punto di partenza per la definizione di un modello di programmazione per MPSoC, soprattutto per la sua semplicità d’uso. D’altra parte, per sfruttare in maniera efficiente il potenziale computazionale di un MPSoC è necessario rivisitare profondamente l’implementazione del supporto OpenMP sia nel compilatore che nell’ambiente di supporto a runtime. Tutti i costrutti per gestire il parallelismo, la suddivisione del lavoro e la sincronizzazione inter-processore comportano un costo in termini di overhead che deve essere minimizzato per non comprometterre i vantaggi della parallelizzazione. Questo può essere ottenuto soltanto tramite una accurata analisi delle caratteristiche hardware e l’individuazione dei potenziali colli di bottiglia nell’architettura. Una implementazione del task management, della sincronizzazione a barriera e della condivisione dei dati che sfrutti efficientemente le risorse hardware consente di ottenere elevate performance e scalabilità. La condivisione dei dati, nel modello OpenMP, merita particolare attenzione. In un modello a memoria condivisa le strutture dati (array, matrici) accedute dal programma sono fisicamente allocate su una unica risorsa di memoria raggiungibile da tutti i processori. Al crescere del numero di processori in un sistema, l’accesso concorrente ad una singola risorsa di memoria costituisce un evidente collo di bottiglia. Per alleviare la pressione sulle memorie e sul sistema di connessione vengono da noi studiate e proposte delle tecniche di partizionamento delle strutture dati. Queste tecniche richiedono che una singola entità di tipo array venga trattata nel programma come l’insieme di tanti sotto-array, ciascuno dei quali può essere fisicamente allocato su una risorsa di memoria differente. Dal punto di vista del programma, indirizzare un array partizionato richiede che ad ogni accesso vengano eseguite delle istruzioni per ri-calcolare l’indirizzo fisico di destinazione. Questo è chiaramente un compito lungo, complesso e soggetto ad errori. Per questo motivo, le nostre tecniche di partizionamento sono state integrate nella l’interfaccia di programmazione di OpenMP, che è stata significativamente estesa. Specificamente, delle nuove direttive e clausole consentono al programmatore di annotare i dati di tipo array che si vuole partizionare e allocare in maniera distribuita sulla gerarchia di memoria. Sono stati inoltre sviluppati degli strumenti di supporto che consentono di raccogliere informazioni di profiling sul pattern di accesso agli array. Queste informazioni vengono sfruttate dal nostro compilatore per allocare le partizioni sulle varie risorse di memoria rispettando una relazione di affinità tra il task e i dati. Più precisamente, i passi di allocazione nel nostro compilatore assegnano una determinata partizione alla memoria scratchpad locale al processore che ospita il task che effettua il numero maggiore di accessi alla stessa.

Architetture di interconnessione per sistemi su singolo chip e per sistemi ad integrazione tridimensionale

I continui sviluppi nel campo della fabbricazione dei circuiti integrati hanno comportato frequenti travolgimenti nel design, nell’implementazione e nella scalabilità dei device elettronici, così come nel modo di utilizzarli. Anche se la legge di Moore ha anticipato e caratterizzato questo trend nelle ultime decadi, essa stessa si trova a fronteggiare attualmente enormi limitazioni, superabili solo attraverso un diverso approccio nella produzione di chip, consistente in pratica nella sovrapposizione verticale di diversi strati collegati elettricamente attraverso speciali vias. Sul singolo strato, le network on chip sono state suggerite per ovviare le profonde limitazioni dovute allo scaling di strutture di comunicazione condivise. Questa tesi si colloca principalmente nel contesto delle nascenti piattaforme multicore ad alte prestazioni basate sulle 3D NoC, in cui la network on chip viene estesa nelle 3 direzioni. L’obiettivo di questo lavoro è quello di fornire una serie di strumenti e tecniche per poter costruire e aratterizzare una piattaforma tridimensionale, cosi come dimostrato nella realizzazione del testchip 3D NOC fabbricato presso la fonderia IMEC. Il primo contributo è costituito sia una accurata caratterizzazione delle interconnessioni verticali (TSVs) (ovvero delle speciali vias che attraversano l’intero substrato del die), sia dalla caratterizzazione dei router 3D (in cui una o più porte sono estese nella direzione verticale) ed infine dal setup di un design flow 3D utilizzando interamente CAD 2D. Questo primo step ci ha permesso di effettuare delle analisi dettagliate sia sul costo sia sulle varie implicazioni. Il secondo contributo è costituito dallo sviluppo di alcuni blocchi funzionali necessari per garantire il corretto funziomento della 3D NoC, in presenza sia di guasti nelle TSVs (fault tolerant links) che di deriva termica nei vari clock tree dei vari die (alberi di clock indipendenti). Questo secondo contributo è costituito dallo sviluppo delle seguenti soluzioni circuitali: 3D fault tolerant link, Look Up Table riconfigurabili e un sicnronizzatore mesocrono. Il primo è costituito fondamentalmente un bus verticale equipaggiato con delle TSV di riserva da utilizzare per rimpiazzare le vias guaste, più la logica di controllo per effettuare il test e la riconfigurazione. Il secondo è rappresentato da una Look Up Table riconfigurabile, ad alte prestazioni e dal costo contenuto, necesaria per bilanciare sia il traffico nella NoC che per bypassare link non riparabili. Infine la terza soluzione circuitale è rappresentata da un sincronizzatore mesocrono necessario per garantire la sincronizzazione nel trasferimento dati da un layer and un altro nelle 3D Noc. Il terzo contributo di questa tesi è dato dalla realizzazione di un interfaccia multicore per memorie 3D (stacked 3D DRAM) ad alte prestazioni, e dall’esplorazione architetturale dei benefici e del costo di questo nuovo sistema in cui il la memoria principale non è piu il collo di bottiglia dell’intero sistema. Il quarto ed ultimo contributo è rappresentato dalla realizzazione di un 3D NoC test chip presso la fonderia IMEC, e di un circuito full custom per la caratterizzazione della variability dei parametri RC delle interconnessioni verticali.

GIORNALISMO E GENOCIDIO. Discorsi, interpretazioni e memoria del caso Rwanda sulla stampa italiana

Cosa sappiamo del Genocidio? Cosa sappiamo del Rwanda? In che termini il giornalismo è elemento in comune di entrambi? La questione si fa più complicata in quanto vorremmo aggiungere a queste riflessioni il nodo della memoria. Che memoria abbiamo del Genocidio? Che memoria abbiamo del Rwanda? In che modo il giornalismo costruisce memoria? In questa tesi, abbiamo provato a rispondere a queste domande attraverso gli strumenti della semiotica del discorso e della cultura. Nella prima parte della ricerca abbiamo affrontato la nascita e l'affermazione della categoria di genocidio, l'invenzione e il Genocidio del Rwanda , indicando proposte per definire una possibile semiotica del genocidio. Nella seconda parte si è,invece, scesi nel particolare del discorso giornalistico, definendo i nodi teorici utili per mettere in luce i legami tra giornalismo e memoria e procedendo alle analisi della stampa italiana sul genocidio rwandese. Le conclusioni a cui si è giunti sono, rispetto alla costruzione giornalistica della realtà, che la stampa italiana ha ridotto quella complessità che ha caratterizzato ciò che abbiamo chiamato la biografia discorsiva del Rwanda. Questa stratificazione discorsiva viene risolta, o meglio, tradotta in enunciati che richiamano un odio tribale ancestrale, come se il Genocidio, laddove ne venisse descritta la pianificazione, non fosse altro che una conseguenza naturale di questo odio. Rispetto al rapporto tra memoria e giornalismo, abbiamo visto che è interrogabile rispetto alle dinamiche della cultura: si tratta, quindi, di considerare il ruolo di mediazione dei testi e la loro interpretazione. Ciò chiama in causa problemi di selezione e filtraggio, di inclusione ed esclusione, negoziazione di saperi condivisi, all’interno del problema più ampio della produzione del discorso e della cooperazione interpretativa.

Analisi della dinamica e composizione chimica del particolato atmosferico mediante un modello alla mesoscala

The vertical profile of aerosol in the planetary boundary layer of the Milan urban area is studied in terms of its development and chemical composition in a high-resolution modelling framework. The period of study spans a week in summer of 2007 (12-18 July), when continuous LIDAR measurements and a limited set of balloon profiles were collected in the frame of the ASI/QUITSAT project. LIDAR observations show a diurnal development of an aerosol plume that lifts early morning surface emissions to the top of the boundary layer, reaching maximum concentration around midday. Mountain breeze from Alps clean the bottom of the aerosol layer, typically leaving a residual layer at around 1500-2000 m which may survive for several days. During the last two days under analysis, a dust layer transported from Sahara reaches the upper layers of Milan area and affects the aerosol vertical distribution in the boundary layer. Simulation from the MM5/CHIMERE modelling system, carried out at 1 km horizontal resolution, qualitatively reproduced the general features of the Milan aerosol layer observed with LIDAR, including the rise and fall of the aersol plume, the residual layer in altitude and the Saharan dust event. The simulation highlighted the importance of nitrates and secondary organics in its composition. Several sensitivity tests showed that main driving factors leading to the dominance of nitrates in the plume are temperature and gas absorption process. A modelling study turn to the analysis of the vertical aerosol profiles distribution and knowledge of the characterization of the PM at a site near the city of Milan is performed using a model system composed by a meteorological model MM5 (V3-6), the mesoscale model from PSU/NCAR and a Chemical Transport Model (CTM) CHIMERE to simulate the vertical aerosol profile. LiDAR continuous observations and balloon profiles collected during two intensive campaigns in summer 2007 and in winter 2008 in the frame of the ASI/QUITSAT project have been used to perform comparisons in order to evaluate the ability of the aerosol chemistry transport model CHIMERE to simulate the aerosols dynamics and compositions in this area. The comparisons of model aerosols with measurements are carried out over a full time period between 12 July 2007 and 18 July 2007. The comparisons demonstrate the ability of the model to reproduce correctly the aerosol vertical distributions and their temporal variability. As detected by the LiDAR, the model during the period considered, predicts a diurnal development of a plume during the morning and a clearing during the afternoon, typically the plume reaches the top of the boundary layer around mid day, in this time CHIMERE produces highest concentrations in the upper levels as detected by LiDAR. The model, moreover can reproduce LiDAR observes enhancement aerosols concentrations above the boundary layer, attributing the phenomena to dust out intrusion. Another important information from the model analysis regard the composition , it predicts that a large part of the plume is composed by nitrate, in particular during 13 and 16 July 2007 , pointing to the model tendency to overestimates the nitrous component in the particular matter vertical structure . Sensitivity study carried out in this work show that there are a combination of different factor which determine the major nitrous composition of the “plume” observed and in particular humidity temperature and the absorption phenomena are the mainly candidate to explain the principal difference in composition simulated in the period object of this study , in particular , the CHIMERE model seems to be mostly sensitive to the absorption process.

L'abuso del Diritto nel contesto del Diritto Tributario Comparato: analisi dei sistemi giuridici della Federazione Brasiliana e dell'Unione Europea

La tesi svolge il tema dell'abuso del diritto nell'ambito del diritto tributario comparato. Vengono individuati due limiti nella trattazione dell'argomento: l'oggetto di studio è il fenomeno abusivo riguardante esclusivamente il diritto tributario e specificamente nell'ottica comparativa dei due ordinamenti giuridici comunitario e brasiliano. Questi ultimi rivelano un importante punto comune: la distribuzione orizzontale del potere tributario. Di conseguenza una parte della tesi analizza gli ordinamenti giuridici con divisione orizzontale di potere. Con lo scopo di svolgere quest'ultima analisi, viene trattato il concetto di potestà tributaria e dei suoi elementi costitutivi, nonché della strutturazione della potestà  tributaria sia in Brasile sia nell'Unione Europea, due contesti in cui un potere centrale esercita influenza anche sugli enti detentori del potere. In questo senso vengono esposti lo storico della potestà  tributaria brasiliana, le considerazioni teoriche sul federalismo fiscale e l'assetto di quest'ultimo nel Brasile odierno; d'altra parte, riguardo all'Unione Europea, sono presentate l'analisi del concetto di sovranità  e la divisione del potere nell'ambito dell'Unione Europea, in specifico del potere tributario. Dopo aver mostrato i punti di convergenza e divergenza di questi due ordinamenti, si passa ad esaminare l'abuso del diritto come fenomeno nell'ambito tributario. Quindi si esamina la disciplina giuridica dell'abuso di diritto nel diritto tributario in entrambi ordinamenti, partendo da un excursus storico, sia in un'ottica generale sia in quella specifica del diritto tributario, ed esaminando le modalità  di abuso del diritto con riflessi tributari. Finite le suddette analisi, è stato possibile trarre conclusioni nella direzione della ricostruzione dogmatica tributaria sull'abuso di diritto in entrambi i sistemi, suggerendo elementi per l'ottimizzazione di tale disciplina.