Filtragem digital e reconstrução de sinais em frequência intermediária usando FPGA

O presente trabalho trata da filtragem e reconstrução de sinais em frequência intermediária usando FPGA. É feito o desenvolvimento de algoritmos usando processamento digital de sinais e também a implementação dos mesmos, constando desde o projeto da placa de circuito impresso, montagem e teste. O texto apresenta um breve estudo de amostragem e reconstrução de sinais em geral. Especial atenção é dada à amostragem de sinais banda-passante e à análise de questões práticas de reconstrução de sinais em frequência intermediária. Dois sistemas de reconstrução de sinais baseados em processamento digital de sinais, mais especificamente reamostragem no domínio discreto, são apresentados e analisados. São também descritas teorias de processos de montagem e soldagem de placas eletrônicas com objetivo de definir uma metodologia de projeto, montagem e soldagem de placas eletrônicas. Tal metodologia é aplicada no projeto e manufatura do protótipo de um módulo de filtragem digital para repetidores de telefonia celular. O projeto, implementado usando FPGA, é baseado nos dois sistemas supracitados. Ao final do texto, resultados obtidos em experimentos de filtragem digital e reconstrução de sinais em frequência intermediária com o protótipo desenvolvido são apresentados.

Desenvolvimento e implementação de estratégias de controle digital para regulação de tensão e amortecimento de oscilações eletromecânicas em um gerador síncrono de 10kVA

Neste trabalho são apresentados o desenvolvimento e a implementação de estratégias de controle digital para regulação automática de tensão e para o amortecimento de oscilações eletromecânicas em um sistema de potência em escala reduzida de 10kVA, localizado no Laboratório de Controle de Sistemas de Potência (LACSPOT), da Universidade Federal do Pará (UFPA). O projeto dos dois controladores é baseado na técnica de alocação polinomial de polos. Para o projeto do Regulador Automático de Tensão (RAT) foi adotado um modelo simplificado, de primeira ordem, da máquina síncrona, cujos parâmetros foram levantados experimentalmente. Para o controlador amortecedor, por sua vez, também chamado de Estabilizador de Sistemas de Potência (ESP), foi utilizado um modelo discreto, do tipo auto regressivo com entrada exógena (ARX). Este modelo foi estimado por meio de técnicas de identificação paramétrica, considerando para tal, o conjunto motor-gerador interligado a um sistema de maior porte (concessionária de energia elétrica). As leis de controle foram embarcadas em um microcontrolador de alto desempenho e, para a medição dos sinais utilizados nos controladores, foi desenvolvida uma instrumentação eletrônica baseada em amplificadores operacionais para o condicionamento dos sinais dos sensores. O sinal de controle é baseado na técnica de modulação por largura de pulso (PWM) e comanda o valor médio da tensão de um conversor CC-CC, o qual é utilizado como circuito de excitação que energiza o enrolamento de campo do gerador. Além disso, o acionamento elétrico das máquinas que compõem o grupo gerador de 10kVA foi projetado e automatizado somando segurança aos operadores e ao componentes deste sistema de geração. Os resultados experimentais demonstraram o bom desempenho obtido pela estratégia proposta.