Arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware

Uma arquitetura reconfigurável e multiprocessada para a implementação física de Redes de Petri foi desenvolvida em VHDL e mapeada sobre um FPGA. Convencionalmente, as Redes de Petri são transformadas em uma linguagem de descrição de hardware no nível de transferências entre registradores e um processo de síntese de alto nível é utilizado para gerar as funções booleanas e tabelas de transição de estado para que se possa, finalmente, mapeá-las num FPGA (Morris et al., 2000) (Soto and Pereira, 2001). A arquitetura proposta possui blocos lógicos reconfiguráveis desenvolvidos exclusivamente para a implementação dos lugares e das transições da rede, não sendo necessária a descrição da rede em níveis de abstração intermediários e nem a utilização de um processo de síntese para realizar o mapeamento da rede na arquitetura. A arquitetura permite o mapeamento de modelos de Redes de Petri com diferenciação entre as marcas e associação de tempo no disparo das transições, sendo composta por um arranjo de processadores reconfiguráveis, cada um dos quais representando o comportamento de uma transição da Rede de Petri a ser mapeada e por um sistema de comunicação, implementado por um conjunto de roteadores que são capazes de enviar pacotes de dados de um processador reconfigurável a outro. A arquitetura proposta foi validada num FPGA de 10.570 elementos lógicos com uma topologia que permitiu a implementação de Redes de Petri de até 9 transições e 36 lugares, atingindo uma latência de 15,4ns e uma vazão de até 17,12GB/s com uma freqüência de operação de 64,58MHz.

Sistema de gerenciamento automático de reatores eletrônicos com ajuste do nível de luminosidade para múltiplas lâmpadas fluorescentes

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Controle orbital de satélites artificias com propulsão e uso de gravidade lunar

Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)

Política externa, Forças Armadas e Operações de paz: as contribuições uruguaias

Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)

Implementação de uma plataforma HW/SW para automação industrial, utilizando hardware reconfigurável com processador NIOS II em conformidade com o padrão IEEE 1451

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Entre a diplomacia e a historiografia: a visão de mundo de Hélio Lobo (1908-1939)

Pós-graduação em História - FCHS

PROUNI: estudo multicasos com bolsistas beneficiários (estudantes e egressos) de sete instituições de ensino supeiror do Estado de São Paulo

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Programa para gerenciamento de rebanho leiteiro

With the advent of technology, many repetitive processes before now was be simplified with the support of a simple computer. Therefore programming has been developed and new softwares appear every day. For the development of this project was used the Microsoft Visual Studio 2010, and with it the program was made in C # Windows Form mode. This work aims to develop a program that can read, send and receive data via the Universal Serial Bus (USB) to the computer, and thereby perform the processing. Thus the milk producer will possess the knowledge of the amount of milk produced by the animal. With the processing of data it is possible to generate graphs of herd production or a specific animal and you can also generate the required report date

Difusão de objetos de aprendizagem multiplataforma por transmissão de televisão digital: um estudo de viabilidade técnica e pedagógica

Pós-graduação em Televisão Digital: Informação e Conhecimento - FAAC

O American Israel Public Affairs Office Committee (AIPAC) e sua influência na política externa dos Estados Unidos

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)