Arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware

Uma arquitetura reconfigurável e multiprocessada para a implementação física de Redes de Petri foi desenvolvida em VHDL e mapeada sobre um FPGA. Convencionalmente, as Redes de Petri são transformadas em uma linguagem de descrição de hardware no nível de transferências entre registradores e um processo de síntese de alto nível é utilizado para gerar as funções booleanas e tabelas de transição de estado para que se possa, finalmente, mapeá-las num FPGA (Morris et al., 2000) (Soto and Pereira, 2001). A arquitetura proposta possui blocos lógicos reconfiguráveis desenvolvidos exclusivamente para a implementação dos lugares e das transições da rede, não sendo necessária a descrição da rede em níveis de abstração intermediários e nem a utilização de um processo de síntese para realizar o mapeamento da rede na arquitetura. A arquitetura permite o mapeamento de modelos de Redes de Petri com diferenciação entre as marcas e associação de tempo no disparo das transições, sendo composta por um arranjo de processadores reconfiguráveis, cada um dos quais representando o comportamento de uma transição da Rede de Petri a ser mapeada e por um sistema de comunicação, implementado por um conjunto de roteadores que são capazes de enviar pacotes de dados de um processador reconfigurável a outro. A arquitetura proposta foi validada num FPGA de 10.570 elementos lógicos com uma topologia que permitiu a implementação de Redes de Petri de até 9 transições e 36 lugares, atingindo uma latência de 15,4ns e uma vazão de até 17,12GB/s com uma freqüência de operação de 64,58MHz.

Modelagem de distorções entre realizações de referenciais geodésicos

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Análise e desempenho de redes de acesso sem fio

Pós-graduação em Engenharia Elétrica - FEIS

Alocação de Chaves para Transferências Automáticas de Cargas entre Subestações Utilizando Algoritmo Busca Tabu Reativa

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Algoritmo GRASP especializado aplicado ao problema de reconfiguração de alimentadores em sistemas de distribuição radial

Pós-graduação em Engenharia Elétrica - FEIS

Metaheurística particle swarm utilizada para alocação ótima de bancos de capacitores em sistemas de distribuição radial

Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)

Conversor buck utilizando célula de comutação de três estados

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Célula de comutação de três estados aplicada ao pré-regulador boost de estágio único e elevado fator de potência

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Planejamento da expansão de sistemas de transmissão considerando a retirada de linhas de transmissão

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Reconfiguração de sistemas de distribuição de energia elétrica utilizando a metaheurística busca em vizinhança variável

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Filogenia das abelhas corbiculadas (Apidae, Apinae): uso combinado de dados comportamentais de auto-limpeza e moleculares

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Análise filogenética de Polybia lepeletier, 1836 (Hymenoptera, Vespidae, Polistinae)

Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)

Relações filogenéticas e filogeografia molecular das espécies de peixes anuais do gênero Simpsonichthys (Cyprinodontiformes: Rivulidae)

Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)

Desenvolvimento de uma Plataforma de Software para a Modelagem Digital de Terrenos baseada em TIN

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Verificação automática da malha viária georreferenciada em imagens digitais

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)