Proposição e aplicação de um core set da classificação internacional de funcionalidade, incapacidade e saúde (CIF) para saúde física de idosos

Para aumentar a viabilidade do uso da Classificação Internacional de Funcionalidade, Incapacidade e Saúde (CIF), core sets começaram a ser desenvolvidos, e objetivam estabelecer uma seleção de categorias adaptada para representar os padrões de avaliação multiprofissional de grupos específicos de pacientes. Com o objetivo de propor um core set da CIF para classificar a saúde física de idosos, formou-se uma comissão de especialistas para julgar o instrumento por meio da técnica Delphi, o que mostra a interface multidisciplinar do projeto. Finalizada a participação da comissão, o core set foi proposto contendo 30 categorias. Após aplicação em uma amostra com 340 idosos dos municípios de Natal/RN e Santa Cruz/RN, o core set foi submetido à análise fatorial, tendo ficado com 19 categorias. A análise ainda proporcionou gerar uma pontuação para cada idoso por meio do escore fatorial, tendo provado ser uma forma fidedigna e confiável de se pontuar um core set.

Metodologia para adaptação de microarquiteturas microprogramadas soft-core à uma ISA padrão: estudo do impacto sobre a complexidade de hardware para o padrão MIPS

In academia, it is common to create didactic processors, facing practical disciplines in the area of Hardware Computer and can be used as subjects in software platforms, operating systems and compilers. Often, these processors are described without ISA standard, which requires the creation of compilers and other basic software to provide the hardware / software interface and hinder their integration with other processors and devices. Using reconfigurable devices described in a HDL language allows the creation or modification of any microarchitecture component, leading to alteration of the functional units of data path processor as well as the state machine that implements the control unit even as new needs arise. In particular, processors RISP enable modification of machine instructions, allowing entering or modifying instructions, and may even adapt to a new architecture. This work, as the object of study addressing educational soft-core processors described in VHDL, from a proposed methodology and its application on two processors with different complexity levels, shows that it s possible to tailor processors for a standard ISA without causing an increase in the level hardware complexity, ie without significant increase in chip area, while its level of performance in the application execution remains unchanged or is enhanced. The implementations also allow us to say that besides being possible to replace the architecture of a processor without changing its organization, RISP processor can switch between different instruction sets, which can be expanded to toggle between different ISAs, allowing a single processor become adaptive hybrid architecture, which can be used in embedded systems and heterogeneous multiprocessor environments