Sistema de replicação de circuitos integrados digitais baseado em análise comportamental

Nesta dissertação de mestrado é desenvolvido um sistema de replicação de circuitos integrados digitais (combinatórios e sequenciais), por observação do seu normal funcionamento. O sistema desenvolvido carateriza-se pela capacidade de extrair e descrever na linguagem VHDL o comportamento de um circuito integrado digital em funcionamento, utilizando técnicas não invasivas e automatizadas, suportado por um vasto conjunto de algoritmos de aquisição e análise de dados. O sistema desenvolvido assenta em dois módulos principais: um módulo de software que consiste numa plataforma de algoritmos de análise, controlo e gestão do sistema (alojada num computador) e um módulo de aquisição de dados (hardware) que consiste num circuito capaz de realizar as medições necessárias para o funcionamento do sistema, comandado pelo módulo de software. A comunicação entre os dois módulos é efetuada via porta série. Os algoritmos desenvolvidos realizam uma análise da correspondência entre entradas e saídas procurando aplicar uma aproximação a um circuito combinatório se possível, caso contrário são utilizados métodos heurísticos para efetuar uma aproximação a um circuito sequencial através de uma máquina de estados. Entradas ou saídas constantes são previamente identificados e excluídos do processo de análise, para efeitos de simplificação. Os resultados obtidos demonstram que é possível replicar o comportamento observado em circuitos digitais (combinatórios e sequenciais) desde que o número de amostras recolhidas seja adequado. Verifica-se ainda que o método desenvolvido replica a funcionalidade do circuito integrado nas condições onde o circuito está inserido.

A dinâmica decisional no badminton: o acoplamento serviço-recepção nos atletas de singulares homens de elite mundial

O Badminton assume-se como um jogo de confrontação directa, muito dinâmico e complexo, considerado por muitos como o desporto de raquetes mais rápido do mundo. Nesta modalidade, as acções dos jogadores são executadas de forma balística constantemente e onde as jogadas se desenrolam a alta velocidade, obrigando os jogadores a realizarem constantes e rápidos ajustes durante o jogo. Neste contexto de incerteza e constrangimentos constantes, as inúmeras tomadas de decisão dos jogadores acontecem tipicamente sobre uma enorme e constante pressão temporal, durante praticamente todo o jogo. Assim, o presente estudo pretende ser mais um contributo importante para a compreensão dos processos da tomada de decisão no Badminton, segundo uma perspectiva englobada na teoria da psicologia ecológica do desporto, alicerçada na percepção directa, nos sistemas dinâmicos, nos constrangimentos e no processo da tomada de decisão. Pretendeu-se neste estudo analisar o processo da dinâmica decisional do Badminton, mais especificamente, o acoplamento serviço-recepção nos jogadores de singulares homens de elite mundial, através da detecção da estabilidade de padrões de comportamento nas acções dos jogadores ao longo dos jogos. Para a elaboração do estudo recorreu-se à metodologia observacional, onde foi criado e utilizado um instrumento de observação de formato de campo com sistema de categorias, validado através de um questionário aplicado a um grupo de treinadores peritos na modalidade. Posteriormente, efectuou-se a exploração e interpretação dos dados mediante a utilização da análise descritiva e sequencial com transições, de forma prospectiva e retrospectiva. Os resultados do estudo permitiram concluir que, (1); existem padrões de acção dos jogadores quer no serviço, quer na recepção do serviço; (2) A realização do serviço e a recepção do serviço estão associados a zonas específicas do campo; (3) O resultado final do jogo está associado à eficácia dos batimentos na fase de desenvolvimento das jogadas; (4) Os jogadores vencedores dos jogos observados utilizaram uma maior variação nos serviços, nas recepções e nos tipos de batimento no decorrer das jogadas; (5) Os jogadores que foram vencidos nos jogos observados utilizaram uma menor variação nos serviços, nas recepções e nos batimentos durante as jogadas.

Conversores DC-DC comutados de elevado rendimento para sensores de imagem

Nesta tese de mestrado em engenharia telecomunicações e redes de energia, fez-se um estudo sobre conversores DC-DC comutados de elevado rendimento para sensores de imagem. Onde o principal objetivo é que se desenvolva, em ambiente industrial, um conversor DC-DC de alto rendimento que seja capaz de criar uma tensão inferior à sua alimentação. De salientar que o conversor foi implementado, quase na totalidade, sob a forma de circuito integrado, na tecnologia CMOS 0,35 μm. A implementação deste trabalho foi realizada por meio de um estágio na empresa de sensores de imagem Awaiba. No desenvolvimento do conversor DC-DC inicializou-se o estudo com um regulador de condensadores comutados, com uma arquitetura simples, em que se verificou, através de simulações realizadas num software específico para circuitos integrados - Design Arquitect-IC, que este regulador, apesar de estabilizar a tensão de saída na pretendida, não apresentava alto rendimento, ficando pelos 62%. Na sequência do estudo, na tentativa de melhorar as características do regulador de condensadores comutados, desenvolveu-se um conversor DC-DC com um filtro passa baixo na saída. Verificou-se, através de simulação que este conversor apresentava um rendimento de 92%, onde a sua tensão de alimentação é de 3,3 V e consegue regular na sua saída uma tensão variável entre 1,4 V e 2,2 V, suportando uma corrente máxima de 200 mA. É de referir que o conversor desenvolvido apresenta um tempo de resposta de 20 μs quando ocorre um consumo de corrente com variação em escalão. Sendo um conversor adequado para alimentar sensores de imagem e com elevado rendimento.

Sincronização de múltiplas câmaras e controlo de iluminação sobre uma plataforma FPGA

O objetivo deste projeto foi o de realizar a sincronização de pelo menos quatro câmaras individuais, ajustando dinamicamente o frame rate de operação de cada câmara, tendo por base a família de sensores de imagem CMOS NanEye da empresa Awaiba, numa plataforma FPGA com interface USB3. Durante o projeto analisou-se, com a assistência de um supervisor da Awaiba, o sistema core de captura de imagem existente, baseado em VHDL. Foi estudado e compreendido o princípio do ajuste dinâmico do frame rate das câmaras. Tendo sido então desenvolvido o módulo de controlo da câmara, em VHDL, e um algoritmo de ajuste dinâmico do frame rate, sendo este implementado junto com a plataforma de processamento e interface da FPGA. Foi criado um módulo para efetuar a monitorização da frequência de operação de cada câmara, medindo o período de cada linha numa frame, tendo por base um sinal de relógio de valor conhecido. A frequência é ajustada variando o nível de tensão aplicado ao sensor com base no erro entre o período da linha medido e o período pretendido. Para garantir o funcionamento conjunto de múltiplas câmaras em modo síncrono foi implementada uma interface Master-Slave entre estas. Paralelamente ao módulo anteriormente descrito, implementou-se um sistema de controlo automático de iluminação com base na análise de regiões de interesse em cada frame captada por uma câmara NanEye. A intensidade de corrente aplicada às fontes de iluminação acopladas à câmara é controlada dinamicamente com base no nível de saturação dos pixéis analisados em cada frame. Foram desenvolvidas e implementadas variantes do algoritmo de controlo e o seu desempenho foi avaliado em laboratório. Os resultados obtidos na prática evidenciam que a solução implementada cumpre os requisitos de controlo e ajuste da frequência de operação de múltiplas câmaras. Mostrou ser um método de controlo capaz de manter um erro de sincronização médio de 3,77 μs mesmo na presença de variações de temperatura de aproximadamente 50 °C. Foi também demonstrado que o sistema de controlo de iluminação é capaz de proporcionar uma experiência de visualização adequada, alcançando erros menores que 3% e uma velocidade de ajuste máxima inferior a 1 s.