Processo de controle de constitucionalidade : revisitando a inconstitucionalidade da norma

O presente trabalho tem como objetivo uma adequada compreensão da decisão judicial acerca da inconstitucionalidade da norma no ordenamento jurídico erigido sob a Constituição da República Federativa do Brasil de 1988, especialmente no que diz respeito às conseqüências da inconstitucionalidade da norma e à eficácia da decisão de inconstitucionalidade. A pesquisa desenvolvida é exploratória quanto a sua técnica e explicativa quanto a seu objetivo. É exploratória, porque busca no ordenamento jurídico, na jurisprudência e na doutrina instrumentos que permitam compreender o problema da norma inconstitucional e do controle jurisdicional da constitucionalidade das normas; é explicativa quanto a seu objetivo, pois busca compreender os fenômenos jurídicos envolvidos na decisão de inconstitucionalidade, identificando os fatores que determinam ou contribuem para a inconstitucionalidade da norma e para a definição das conseqüências desta inconstitucionalidade, buscando explicar adequadamente o fenômeno da inconstitucionalidade da norma, a fim de definir como esta inconstitucionalidade se reflete na própria norma e na decisão jurisdicional que a reconhece. Deste estudo, resulta que a jurisprudência e a doutrina afirmam, de forma predominante, a nulidade da norma inconstitucional e a eficácia declaratória e ex tunc da decisão de inconstitucionalidade, indicando, contudo, que, em determinados casos, é necessário mitigar essa concepção ou abrir exceções, a fim de preservar os efeitos jurídicos ou a eficácia da norma inconstitucional. Resulta, ainda, que o ordenamento jurídico erigido sob a Constituição da República Federativa do Brasil de 1988, na medida em que consagra a supremacia e a rigidez da Constituição e se caracteriza por sua unidade e coerência, exige que a inconstitucionalidade da norma tenha como conseqüências sua invalidade — ipso jure e a partir do momento em que se verifica a inconstitucionalidade —, sua inexistência enquanto norma jurídica e sua ineficácia ― identificada esta com a incapacidade de incidir sobre os fatos e atribuir-lhes efeitos jurídicos ―, conduzindo determinando, ademais, à eficácia declaratória e ex tunc da decisão de inconstitucionalidade. Resulta, por fim, que as perplexidades apontadas por aqueles que se insurgem contra a concepção acerca da invalidade da norma inconstitucional são meramente aparentes e o próprio ordenamento jurídico possui meios para solucioná-las, sem que, para tanto, seja necessário atenuar ou abrir qualquer exceção em relação à invalidade da norma inconstitucional. O trabalho conduz, então, à conclusão de que, no ordenamento jurídico erigido sob a Constituição da República Federativa do Brasil de 1988, a norma inconstitucional padece de invalidade, inexistência e ineficácia, características que se congregam na concepção acerca da nulidade da norma inconstitucional, e que a decisão de inconstitucionalidade possui eficácia declaratória e ex tunc, sendo que essa concepção pode ser aplicada em todo e qualquer caso, sem que seja necessário mitigá-la ou excepcioná-la.

Designing single event upset mitigation techniques for large SRAM-Based FPGA components

This thesis presents the study and development of fault-tolerant techniques for programmable architectures, the well-known Field Programmable Gate Arrays (FPGAs), customizable by SRAM. FPGAs are becoming more valuable for space applications because of the high density, high performance, reduced development cost and re-programmability. In particular, SRAM-based FPGAs are very valuable for remote missions because of the possibility of being reprogrammed by the user as many times as necessary in a very short period. SRAM-based FPGA and micro-controllers represent a wide range of components in space applications, and as a result will be the focus of this work, more specifically the Virtex® family from Xilinx and the architecture of the 8051 micro-controller from Intel. The Triple Modular Redundancy (TMR) with voters is a common high-level technique to protect ASICs against single event upset (SEU) and it can also be applied to FPGAs. The TMR technique was first tested in the Virtex® FPGA architecture by using a small design based on counters. Faults were injected in all sensitive parts of the FPGA and a detailed analysis of the effect of a fault in a TMR design synthesized in the Virtex® platform was performed. Results from fault injection and from a radiation ground test facility showed the efficiency of the TMR for the related case study circuit. Although TMR has showed a high reliability, this technique presents some limitations, such as area overhead, three times more input and output pins and, consequently, a significant increase in power dissipation. Aiming to reduce TMR costs and improve reliability, an innovative high-level technique for designing fault-tolerant systems in SRAM-based FPGAs was developed, without modification in the FPGA architecture. This technique combines time and hardware redundancy to reduce overhead and to ensure reliability. It is based on duplication with comparison and concurrent error detection. The new technique proposed in this work was specifically developed for FPGAs to cope with transient faults in the user combinational and sequential logic, while also reducing pin count, area and power dissipation. The methodology was validated by fault injection experiments in an emulation board. The thesis presents comparison results in fault coverage, area and performance between the discussed techniques.