T&D-bench : explorando o espaço de projeto de processadores em ensino e em pesquisa

Uma metodologia de modelagem para a exploração do espaço de projeto de processadores é apresentada. A exploração do espaço de projeto constitui uma das etapas do fluxo de projeto dos atuais processadores de alto desempenho e de sistemas embarcados, que auxilia os projetistas no tratamento da complexidade inerente ao processo contemporâneo de projeto de sistemas computacionais. A principal característica desta metodologia é um processo de modelagem simples e rápido. Isso é obtido através da disponibilização dos recursos de modelagem em camadas com propósitos e níveis de complexidade de uso diferenciados e da limitação do número de elementos (palavras-chave, classes e métodos) que devem ser conhecidos pelo projetista para o acesso a estes recursos, independentemente da camada na qual eles se encontram. A única exigência para o uso de tais recursos são conhecimentos que estudantes de Computação adquirem ao longo dos seus cursos da área de Computação e Informática. Outras características da metodologia de modelagem incluem: recursos específicos e distintos para a descrição da organização, da arquitetura e de aspectos temporais do processador; um estilo de descrição estrutural de alto nível da organização; a possibilidade de uso de recursos gráficos em tempo de modelagem e em tempo de simulação; e a existência de informações nos modelos que podem ser usadas para a tradução das descrições para uma Hardware Description Language Todas estas características constituem um conjunto de soluções de modelagem e simulação de processadores que não é encontrado em outros ambientes usados na exploração do espaço de projeto, baseados em Architecture Description Languages, Hardware Description Languages e ferramentas de simulação. Além disso, os modelos de processadores, desenvolvidos com esta metodologia, fornecem os recursos para a aceleração do aprendizado de conteúdos de arquitetura de computadores que só são encontrados em simuladores para ensino. Uma infra-estrutura de software que implementa a metodologia de modelagem foi desenvolvida e está disponível. Ela foi usada no ensino e no contexto da pesquisa para a modelagem e simulação de diversos processadores. Uma comparação com a metodologia de modelagem de uma Architecture Description Language demonstra a simplicidade e a rapidez do processo de modelagem previsto na metodologia apresentada.

Comportamento do reator seqüencial em batelada (RSB) sob estado estacionário dinâmico utilizando idade do lodo como parâmetro de controle operacional

O reator seqüencial em batelada (RSB) é uma variante de lodos ativados capaz de promover a remoção da matéria orgânica, a remoção dos nutrientes e a separação da fase sólida da líquida em uma unidade. A valorização das áreas urbanas, a carência de tratamento terciário e a crescente necessidade de redução nas dimensões de estações de tratamento de esgoto devem impulsionar o desenvolvimento de pesquisas sobre RSB em curto espaço de tempo. A partir deste cenário, o presente trabalho teve como objetivo modelar o comportamento do reator seqüencial em batelada a partir da teoria desenvolvida por Marais e colaboradores. Dentro deste contexto, a cinética de oxidação dos compostos orgânicos e do nitrogênio na forma amoniacal foi descrita e modelada. O trabalho experimental foi realizado em duas escalas: bancada e piloto. O experimento em escala de bancada foi dividido em duas fases. Foram utilizados dois RSBs e um sistema de fluxo contínuo. Um reator seqüencial em batelada (RSB1) foi operado com idade de lodo. O outro reator em batelada (RSB2) foi operado em função da relação F/M e o sistema de fluxo contínuo (FC1) por idade de lodo. Estes reatores foram utilizados como controle no monitoramento do RSB1 Na primeira fase, os três sistemas removeram apenas matéria orgânica. Na fase seguinte, removeram matéria orgânica e nitrogênio. A partir dos resultados obtidos em escala de bancada, foi possível concluir que o modelo desenvolvido pode ser aplicado ao reator seqüencial em batelada operando com idade de lodo, permitindo determinar a qualidade do efluente, a produção de lodo e o consumo de oxidante. Além disso, foi possível descrever o comportamento da taxa de consumo de oxigênio em função da oxidação da matéria orgânica biodegradável e da oxidação do nitrogênio na forma amoniacal. O reator seqüencial em batelada operado com idade de lodo (RSB1) alcançou remoção média de matéria orgânica de 90 % nas idades de lodo de 30, 20, 10 e 5 dias. A remoção média de nitrogênio mais elevada foi obtida na idade de lodo de 20 dias e atingiu 87 %. Nas demais idades de lodo a remoção média de nitrogênio variou entre 79 e 42 %. A modelagem do comportamento do reator seqüencial em batelada resultou numa proposta de metodologia para o dimensionamento que tem como finalidade abolir critérios obsoletos e inadequados para o dimensionamento de lodos ativados em batelada No experimento em escala piloto, foram utilizados um reator seqüencial em batelada, denominado RSB, e um sistema de fluxo contínuo com a configuração Bardenpho, denominado FC. Os sistemas de lodos ativados sob investigação foram monitorados em duas idades de lodo: 30 e 10 dias. Os dados do experimento em escala piloto mostraram que os processos físico-químicos e biológicos envolvidos na remoção de matéria orgânica e nitrogênio no RSB foram mais eficientes do que no Bardenpho quando trataram o mesmo esgoto doméstico e foram submetidos às mesmas condições operacionais. No RSB, obteve-se 88 e 89 % de remoção de matéria orgânica nas idades de lodo de 10 e 30 dias, respectivamente. Nesta seqüência das idades de lodo, a eficiência do Bardenpho caiu de 87 para 76 %. O sistema de fluxo contínuo removeu 66 e 52 % do nitrogênio total afluente nas idades de lodo de 10 e 30 dias, respectivamente. A eficiência do RSB na remoção de nitrogênio foi determinada apenas na idade de lodo de 10 dias e alcançou 69 %. A partir dos resultados obtidos em escala de bancada e piloto, constata-se que o reator seqüencial em batelada operando com idade de lodo pode ser utilizado no tratamento de esgoto doméstico e obter eficiência na remoção de matéria orgânica e nitrogênio igual ou superior ao sistema de fluxo contínuo.

MoCHA : arquitetura dedicada para a compensação de movimento em decodificadores de vídeo de alta definição, seguindo o padrão H.264

O padrão H.264 foi desenvolvido pelo JVT, que foi formado a partir de uma união entre os especialistas do VCEG da ITU-T e do MPEG da ISO/IEC. O padrão H.264 atingiu seu objetivo de alcançar as mais elevadas taxas de processamento dentre todos os padrões existentes, mas à custa de um grande aumento na complexidade computacional. Este aumento de complexidade impede, pelo menos na tecnologia atual, a utilização de codecs H.264 implementados em software, quando se deseja a decodi cação de vídeos de alta de nição em tempo real. Essa dissertação propõe uma solução arquitetural de hardware, denominada MoCHA, para compensação de movimento do decodi cador de vídeo de alta de nição, segundo o padrão H.264/AVC. A MoCHA está dividida em três blocos principais, a predição dos vetores de movimento, o acesso à memória e o processamento de amostras. A utilização de uma cache para explorar a redundância dos dados nos acessos à mem ória, em conjunto com melhorias propostas, alcançou economia de acessos à memória superior a 60%, para os casos testados. Quando uma penalidade de um ciclo por troca de linha de memória é imposta, a economia de ciclos de acesso supera os 75%. No processamento de amostras, a arquitetura realiza o processamento dos dois blocos, que dão origem ao bloco bi-preditivo, de forma serial. Dessa forma, são economizados recursos de hardware, uma vez que a duplicação da estrutura de processamento não é requerida. A arquitetura foi validada a partir de simulações, utilizando entradas extraídas de seqüências codi cadas. Os dados extraídos, salvos em arquivos, serviam de entrada para a simulação. Os resultados da simulação foram salvos em arquivos e comparados com os resultados extraídos. O processador de amostras do compensador de movimento foi prototipado na placa XUP Virtex-II Pro. A placa possui um FPGA VP30 da família Virtex-II PRO da Xilinx. O processador PowerPC 405, presente no dispositivo, foi usado para implementar um test bench para validar a operação do processador de amostras mapeado para o FPGA. O compensador de movimento para o decodi cador de vídeo H.264 foi descrito em VHDL, num total de 30 arquivos e cerca de 13.500 linhas de código. A descrição foi sintetizada pelo sintetizador Syplify Pro da Symplicity para o dispositivo XC2VP30-7 da Xilinx, consumindo 8.465 slices, 5.671 registradores, 10.835 LUTs, 21 blocos de memó- ria interna e 12 multiplicadores. A latência mínima para processar um macrobloco é de 233 ciclos, enquanto a máxima é de 590, sem considerar misses na cache. A freqüência máxima de operação foi de 100,5 MHz. A arquitetura projetada é capaz de processar, no pior caso, 36,7 quadros HDTV de 1080 por 1920, inteiramente bi-preditivos, por segundo. Para quadros do tipo P, que não utilizam a bi-predição, a capacidade de processamento sobe para 64,3 quadros por segundo. A arquitetura apresentada para o processamento de quadros bi-preditivos e a hierarquia de memória são, até o momento, inéditas na literatura. Os trabalhos relativos a decodi cadores completos não apresentam a solução para esse processamento. Os resultados apresentados tornam a MoCHA uma solução arquitetural capaz de fazer parte de um decodi cador para vídeos de alta definição.