Functional timing analysis of VLSI circuits containing complex gates

The recent advances in CMOS technology have allowed for the fabrication of transistors with submicronic dimensions, making possible the integration of tens of millions devices in a single chip that can be used to build very complex electronic systems. Such increase in complexity of designs has originated a need for more efficient verification tools that could incorporate more appropriate physical and computational models. Timing verification targets at determining whether the timing constraints imposed to the design may be satisfied or not. It can be performed by using circuit simulation or by timing analysis. Although simulation tends to furnish the most accurate estimates, it presents the drawback of being stimuli dependent. Hence, in order to ensure that the critical situation is taken into account, one must exercise all possible input patterns. Obviously, this is not possible to accomplish due to the high complexity of current designs. To circumvent this problem, designers must rely on timing analysis. Timing analysis is an input-independent verification approach that models each combinational block of a circuit as a direct acyclic graph, which is used to estimate the critical delay. First timing analysis tools used only the circuit topology information to estimate circuit delay, thus being referred to as topological timing analyzers. However, such method may result in too pessimistic delay estimates, since the longest paths in the graph may not be able to propagate a transition, that is, may be false. Functional timing analysis, in turn, considers not only circuit topology, but also the temporal and functional relations between circuit elements. Functional timing analysis tools may differ by three aspects: the set of sensitization conditions necessary to declare a path as sensitizable (i.e., the so-called path sensitization criterion), the number of paths simultaneously handled and the method used to determine whether sensitization conditions are satisfiable or not. Currently, the two most efficient approaches test the sensitizability of entire sets of paths at a time: one is based on automatic test pattern generation (ATPG) techniques and the other translates the timing analysis problem into a satisfiability (SAT) problem. Although timing analysis has been exhaustively studied in the last fifteen years, some specific topics have not received the required attention yet. One such topic is the applicability of functional timing analysis to circuits containing complex gates. This is the basic concern of this thesis. In addition, and as a necessary step to settle the scenario, a detailed and systematic study on functional timing analysis is also presented.

Determinação de propriedades físicas de diferentes materiais para discos e pastilhas de freio e relação destas propriedades com ruído

Este trabalho visou a determinação experimental de propriedades físicas básicas de materiais para pastilhas e discos de freio de diferentes composições químicas. Posteriormente, estas propriedades foram correlacionadas com resultados de avaliação de ruído de freio dos respectivos materiais. As propriedades físicas determinadas para os materiais de pastilhas de freio foram: dureza, densidade, porosidade, compressibilidade a frio, compressibilidade a quente, transmissão térmica, resistência à compressão, resistência à tração, resistência interna ao cisalhamento, módulo de elasticidade, freqüências de ressonância, índice de amortecimento, coeficiente de atrito em diferentes condições de frenagem, e taxas de desgaste. Medições incluem verificações do efeito do aumento da temperatura na variação de algumas das propriedades citadas. A avaliação de ruído de freio gerado com uso das diferentes composições de materiais foi realizada através do uso de um sistema de freio padrão, e o ensaio executado em um dinamômetro tipo inercial dotado de recursos como câmara para isolamento acústico de ruído externo e sistema de aquisição de sinais para monitoramento dos parâmetros de frenagem: tempo, torque, pressão, temperatura e espectro de ruído gerado em escala de tempo e freqüência. Os materiais de pastilhas de freios incluídos nesta verificação experimental foram selecionados de seis aplicações bastante distintas, como por exemplo: materiais para pastilhas de freio traseiro de veículos de passeio, pastilhas para freio dianteiro de veículos de passeio, pastilhas para caminhonetes, pastilhas para caminhões leves e microônibus Além da composição química bastante distinta, estudos da influência da alteração de parâmetros de processo de fabricação nas propriedades físicas do material de atrito foram considerados. Para a avaliação do efeito da variação de composição de materiais de discos de freio na geração de ruído, cinco diferentes tipos de discos foram selecionados. Dentre estas versões estão incluídas: a liga de ferro fundido cinzento do material tipo original do sistema de freio a disco padrão, uma versão de ferro fundido cinzento de baixo custo comprada no mercado de autopeças de reposição, um ferro fundido cinzento com alto de teor de carbono, um ferro fundido cinzento com adição de titânio como elemento de liga, e, finalmente, um ferro fundido vermicular. Propriedades físicas dos materiais de discos de freio não foram tão amplamente avaliadas como no caso dos materiais de pastilhas, mesmo assim dados de dureza, densidade, resistência à tração, índice de amortecimento e freqüências fundamentais de ressonância foram determinados para os diferentes materiais.Ao final do trabalho, foram definidas correlações entre ruído de freio e propriedades físicas dos materiais de pastilhas de freio que indicam que o material de atrito da pastilha é mais propenso a apresentar ruído quando: menos poroso, com maior resistência mecânica, maior módulo de elasticidade, maior dureza (valores mais baixos de dureza Gogan), e maior coeficiente de atrito. Também foram detectadas alterações significativas no comportamento de ruído com uso de diferentes materiais de discos de freio, mas não foram estabelecidas correlações conclusivas entre as propriedades dos discos de freio e sua propensão a ruído devido ao baixo número de versões avaliadas.

Redes-em-Chip : arquiteturas e modelos para avaliação de área e desempenho

Com o advento dos processos submicrônicos, a capacidade de integração de transistores tem atingido níveis que possibilitam a construção de um sistema completo em uma única pastilha de silício. Esses sistemas, denominados sistemas integrados, baseiam-se no reuso de blocos previamente projetados e verificados, os quais são chamados de núcleos ou blocos de propriedade intelectual. Os sistemas integrados atuais incluem algumas poucas dezenas de núcleos, os quais são interconectados por meio de arquiteturas de comunicação baseadas em estruturas dedicadas de canais ponto-a-ponto ou em estruturas reutilizáveis constituídas por canais multiponto, denominadas barramentos. Os futuros sistemas integrados irão incluir de dezenas a centenas de núcleos em um mesmo chip com até alguns bilhões de transistores, sendo que, para atender às pressões do mercado e amortizar os custos de projeto entre vários sistemas, é importante que todos os seus componentes sejam reutilizáveis, incluindo a arquitetura de comunicação. Das arquiteturas utilizadas atualmente, o barramento é a única que oferece reusabilidade. Porém, o seu desempenho em comunicação e o seu consumo de energia degradam com o crescimento do sistema. Para atender aos requisitos dos futuros sistemas integrados, uma nova alternativa de arquitetura de comunicação tem sido proposta na comunidade acadêmica. Essa arquitetura, denominada rede-em-chip, baseia-se nos conceitos utilizados nas redes de interconexão para computadores paralelos. Esta tese se situa nesse contexto e apresenta uma arquitetura de rede-em-chip e um conjunto de modelos para a avaliação de área e desempenho de arquiteturas de comunicação para sistemas integrados. A arquitetura apresentada é denominada SoCIN (System-on-Chip Interconnection Network) e apresenta como diferencial o fato de poder ser dimensionada de modo a atender a requisitos de custo e desempenho da aplicação alvo. Os modelos desenvolvidos permitem a estimativa em alto nível da área em silício e do desempenho de arquiteturas de comunicação do tipo barramento e rede-em-chip. São apresentados resultados que demonstram a efetividade das redes-em-chip e indicam as condições que definem a aplicabilidade das mesmas.

Método para a otimização de plataformas arquiteturais para sistemas multiprocessados heterogêneos

A concepção dos sistemas eletrônicos previstos para o futuro próximo implica em uma atividade multidisciplinar, a qual demanda, para o projeto de sistemas eletrônicos, o uso de métodos e técnicas provenientes de diversos domínios do conhecimento humano. Esses domínios podem variar desde a especificação de aplicações, até a realização física de circuitos integrados. A constante evolução dos processos de fabricação de circuitos integrados permite a criação de circuitos bastante complexos, seja em relação ao número de componentes eletrônicos e de suas inter-relações, seja em relação à heterogeneidade funcional presente nas aplicações alvo, previstas para estes sistemas. Para os próximos anos está prevista a possibilidade da inclusão de mais de um bilhão de transistores em uma única pastilha de silício, inaugurando a era da “gigaescala”. Devido a essa situação, a comunidade científica vem demonstrando preocupação em relação às novas técnicas que se fazem necessárias para a concepção dos “gigacircuitos”. Essas técnicas envolvem o uso de diferentes níveis de abstração na concepção e análise das funcionalidades da aplicação alvo, além de abordagens para explorar o grande espaço de busca, inerente à disponibilidade de um grande número de componentes para a implementação da arquitetura alvo, a qual deve ser otimizada para as restrições de projeto. As idéias apresentadas nesse trabalho vão de encontro à necessidade por novas técnicas para a concepção de circuitos eletrônicos complexos. Este trabalho procura contribuir para que esta classe de circuitos possa tornar-se realidade em um futuro próximo, avalizando a disponibilidade de informação, de entretenimento e de serviços para a sociedade. Para tanto, um novo método é proposto, onde um fluxo de projeto considera as ferramentas necessárias para a exploração do espaço de busca em componentes de processamento e de comunicação, visando à sua otimização. As ferramentas seguem os princípios do projeto baseado em plataformas, onde componentes podem ser reutilizadas para aplicações da mesma classe, em diferentes níveis de abstração. Além disso, os princípios da especificação baseada em interface são considerados, visando explicitar a especificação de funcionalidades heterogêneas para componentes arquiteturais, bem como permitir a avaliação dinâmica do comportamento destes.