3 resultados para Load test on SPT sampler
em Lume - Repositório Digital da Universidade Federal do Rio Grande do Sul
Resumo:
O presente trabalho tem como objetivo estudar o comportamento de camadas superficiais de solo melhorado como base de fundações superficiais. Nesta pesquisa foram realizados ensaios de placa de 30 cm de diâmetro sobre camadas de solo residual compactado e de solo tratado com cimento (teor de 5% de cimento), ambas com 60 cm de espessura. O programa experimental também incluiu a retirada de amostras de campo das camadas de solo melhorado para a execução de ensaios triaxiais drenados (CID) com medida interna de deformações, a fim de obter parâmetros constitutivos para a realização de simulações numéricas. Uma comparação entre os resultados dos ensaios triaxiais com amostras retiradas em campo e moldadas em laboratório (Rohlfes Junior, 1996) é apresentada. A diferença entre os resultados dos ensaios triaxiais com amostras de campo e laboratório foi significativa para o caso das amostras de solo melhorado com cimento, tal fato é atribuído principalmente a dificuldade de mistura em campo. O Método dos Elementos Finitos foi utilizado para simular o comportamento carga x recalque das placas assentes sobre camadas de solo melhorado. O modelo Pseudo-Elástico Não Linear (Hiperbólico) foi empregado na análise numérica para modelar o comportamento dos novos materiais. Os resultados dos ensaios de placa sobre camadas de solo melhorado demonstraram que houve um aumento significativo da capacidade de suporte, além de uma redução considerável dos recalques, quando comparados ao comportamento carga x recalque do solo natural (Cudmani, 1994). A analise do comportamento de fundações superficiais assentes em solos estratificados, através de simulações numéricas, demonstrou ser eficiente para a previsão do comportamento carga x recalque das mesmas.
Resumo:
Neste trabalho foi estudado o comportamento de fundações superficiais apoiadas em sistema de dupla camada, quando a superior é cimentada. O estudo consistiu-se de três etapas, chamadas de Etapa de Laboratório, Etapa Numérica e Etapa de Campo. Na Etapa de Laboratório foi verificada a viabilidade técnica de utilizar os resíduos industriais cinza pesada e cal de carbureto na estabilização de um solo residual de arenito botucatu. Estudou-se a reatividade da cinza pesada com a cal de carbureto, a influência da temperatura e do tempo de cura no desenvolvimento das reações pozolânicas, a influência de diferentes teores de resíduos na resistência à compressão simples, compressão diametral e durabilidade, objetivando definir uma mistura ótima e, ainda, o impacto ambiental da utilização da mistura ótima, através de ensaios de lixiviação e solubilização. Na Etapa Numérica foi estudado, através do Método dos Elementos Finitos, o comportamento de fundações superficiais apoiadas em dupla camada. O modelo utilizado para representar o comportamento do material cimentado e não-cimentado foi o elástico-plástico com critério de ruptura de Drucker-Prager e fluxo não-associado. Verificou-se, através de análise paramétrica, a influência da espessura da camada cimentada e do diâmetro da fundação, bem como a influência dos parâmetros dos materiais cimentado e não-cimentado na resposta carga x recalque de fundações superficiais. Na Etapa de Campo foram construídos aterros experimentais utilizando a mistura ótima determinada na Etapa de Laboratório e, sobre estes aterros, foram executados provas de carga de placas. A análise dos resultados obtidos nas três etapas levou às seguintes conclusões: é possível utilizar cinza pesada e cal de carbureto para estabilizar o solo residual de botucatu; o comportamento de fundações superficiais sobre solos cimentados é controlado pela relação espessura da camada cimentada diâmetro da fundação; os parâmetros ângulo de atrito e módulo de elasticidade da camada cimentada não influenciam os resultados de prova de carga; a ruptura da fundação é função de dois mecanismos progressivos, os quais são função das tensões de tração geradas na parte inferior da camada cimentada e das tensões cisalhantes existentes logo abaixo das bordas da fundação.
Resumo:
Electronic applications are currently developed under the reuse-based paradigm. This design methodology presents several advantages for the reduction of the design complexity, but brings new challenges for the test of the final circuit. The access to embedded cores, the integration of several test methods, and the optimization of the several cost factors are just a few of the several problems that need to be tackled during test planning. Within this context, this thesis proposes two test planning approaches that aim at reducing the test costs of a core-based system by means of hardware reuse and integration of the test planning into the design flow. The first approach considers systems whose cores are connected directly or through a functional bus. The test planning method consists of a comprehensive model that includes the definition of a multi-mode access mechanism inside the chip and a search algorithm for the exploration of the design space. The access mechanism model considers the reuse of functional connections as well as partial test buses, cores transparency, and other bypass modes. The test schedule is defined in conjunction with the access mechanism so that good trade-offs among the costs of pins, area, and test time can be sought. Furthermore, system power constraints are also considered. This expansion of concerns makes it possible an efficient, yet fine-grained search, in the huge design space of a reuse-based environment. Experimental results clearly show the variety of trade-offs that can be explored using the proposed model, and its effectiveness on optimizing the system test plan. Networks-on-chip are likely to become the main communication platform of systemson- chip. Thus, the second approach presented in this work proposes the reuse of the on-chip network for the test of the cores embedded into the systems that use this communication platform. A power-aware test scheduling algorithm aiming at exploiting the network characteristics to minimize the system test time is presented. The reuse strategy is evaluated considering a number of system configurations, such as different positions of the cores in the network, power consumption constraints and number of interfaces with the tester. Experimental results show that the parallelization capability of the network can be exploited to reduce the system test time, whereas area and pin overhead are strongly minimized. In this manuscript, the main problems of the test of core-based systems are firstly identified and the current solutions are discussed. The problems being tackled by this thesis are then listed and the test planning approaches are detailed. Both test planning techniques are validated for the recently released ITC’02 SoC Test Benchmarks, and further compared to other test planning methods of the literature. This comparison confirms the efficiency of the proposed methods.