Teste da rede de interconexões de field programmable analog arrays

Os dispositivos analógicos programáveis (FPAAs, do inglês, Field Programmable Analog Arrays), apesar de ainda não terem a mesma popularidade de seus pares digitais (FPGAs, do inglês, Field Programmable Gate Arrays), possuem uma gama de aplicações bastante ampla, que vai desde o condicionamento de sinais em sistemas de instrumentação, até o processamento de sinais de radiofreqüência (RF) em telecomunicações. Porém, ao mesmo tempo em que os FPAAs trouxeram um impressionante ganho na agilidade de concepção de circuitos analógicos, também trouxeram um conjunto de novos problemas relativos ao teste deste tipo de dispositivo. Os FPAAs podem ser divididos em duas partes fundamentais: seus blocos programáveis básicos (CABs, do inglês, Configurable Analog Blocks) e sua rede de interconexões. A rede de interconexões, por sua vez, pode ser dividida em duas partes: interconexões internas (locais e globais entre CABs) e interconexões externas (envolvendo células de I/O). Todas estas partes apresentam características estruturais e funcionais distintas, de forma que devem ser testadas separadamente, pois necessitam que se considerem modelos de falhas, configurações e estímulos de teste específicos para assegurar uma boa taxa de detecção de defeitos. Como trabalhos anteriores já estudaram o teste dos CABs, o foco desta dissertação está direcionado ao desenvolvimento de metodologias que se propõem a testar a rede de interconexões de FPAAs. Apesar das várias diferenças entre as redes de interconexões de FPGAs e FPAAs, muitas também são as semelhanças entre elas, sendo, portanto, indiscutível que o ponto de partida deste trabalho tenha que ser o estudo das muitas técnicas propostas para o teste de interconexões em FPGAs, para posterior adaptação ao caso dos FPAAs. Além disto, embora o seu foco não recaia sobre o teste de CABs, pretende-se utilizá-los como recursos internos do dispositivo passíveis de gerar sinais e analisar respostas de teste, propondo uma abordagem de auto-teste integrado de interconexões que reduza o custo relativo ao equipamento externo de teste. Eventualmente, estes mesmos recursos poderão também ser utilizados para diagnóstico das partes defeituosas. Neste trabalho, utiliza-se como veículo de experimentação um dispositivo específico (Anadigm AN10E40), mas pretende-se que as metodologias de teste propostas sejam abrangentes e possam ser facilmente adaptadas a outros FPAAs comerciais que apresentem redes de interconexão semelhantes.

Influência de bolhas de hélio e da microestrutura sobre a evolução térmica de filmes de alumínio implantados com cobre

Este trabalho apresenta os resultados de um estudo sistemático sobre as influências do tamanho de grão de filmes finos de Al e da implantação de íons de He sobre a evolução térmica de distribuições de átomos de Cu e formação de precipitados de Al-Cu. Filmes finos de Al depositados sobre substrato de SiO2/Si através de dois processos diferentes foram implantados com íons de Cu+ e He+ produzindo uma solução sólida supersaturada de Al-Cu (≈ 2,5 a 3,5 at. %) e nano-bolhas de He. Os valores de energia dos íons foram escolhidos de tal forma a produzirem uma camada rica em Cu e He na região a aproximadamente 100nm da superfície. Tais filmes foram tratados termicamente em alto-vácuo nas temperaturas de 200ºC e 280ºC por tempos de 0,5h e 2h. Os filmes foram analisados por Retroespalhamento Rutherford, para determinação do perfil de concentração dos átomos de Cu, e por Microscopia Eletrônica de Transmissão, para determinação da microestrutura do Al e dos sistemas de nano-partículas Al-Cu e Al-He. Os resultados experimentais mostraram que a evolução térmica da distribuição dos átomos de Cu e a formação de precipitados de Al-Cu são significativamente afetadas pela configuração e tamanho de grão do filme de Al e pelas implantações de He. O presente estudo mostrou que existe uma forte correlação entre o fluxo de vacâncias e a estabilidade da microestrutura de filmes finos de Al (Al/SiO2/Si) implantados com íons de Cu+ e He+ e tratados termicamente. A possibilidade de controlar os fluxos de vacâncias através de configurações da microestrutura dos filmes de Al é, portanto, um tema de grande interesse tecnológico relacionado a durabilidade das interconexões metálicas de dispositivos microeletrônicos.

Novos algoritmos para roteamento de circuitos VLSI

Este trabalho apresenta novos algoritmos para o roteamento de circuitos integrados, e discute sua aplicação em sistemas de síntese de leiaute. As interconexões têm grande impacto no desempenho de circuitos em tecnologias recentes, e os algoritmos propostos visam conferir maior controle sobre sua qualidade, e maior convergência na tarefa de encontrar uma solução aceitável. De todos os problemas de roteamento, dois são de especial importância: roteamento de redes uma a uma com algoritmos de pesquisa de caminhos, e o chamado roteamento de área. Para o primeiro, procura-se desenvolver um algoritmo de pesquisa de caminhos bidirecional e heurístico mais eficiente, LCS*, cuja aplicação em roteamento explora situações específicas que ocorrem neste domínio. Demonstra-se que o modelo de custo influencia fortemente o esforço de pesquisa, além de controlar a qualidade das rotas encontradas, e por esta razão um modelo mais preciso é proposto. Para roteamento de área, se estuda o desenvolvimento de uma nova classe de algoritmos sugerida em [JOH 94], denominados LEGAL. A viabilidade e a eficiência de tais algoritmos são demonstradas com três diferentes implementações. Devem ser também estudados mecanismos alternativos para gerenciar espaços e tratar modelos de grade não uniforme, avaliando-se suas vantagens e sua aplicabilidade em outros diferentes contextos.

Expectativas futuras de adolescentes em situação de rua : um estudo autofotográfico

O objetivo deste trabalho foi identificar as expectativas futuras de adolescentes em situação de rua, em relação à educação, ao trabalho, à família e à moradia, examinando as interconexões existentes entre elas e buscando compreender os fatores relacionados ao processo de construção e desconstrução dos projetos de vida. À luz da Abordagem Ecológica do Desenvolvimento Humano, cada tema foi investigado considerando a dimensão Tempo em toda a sua extensão, buscando fatores no presente e no passado que fornecessem subsídios para entender o processo de construção de projetos futuros. A amostra foi composta por 14 adolescentes em situação de rua, do sexo masculino, com idades entre 12 e 16 anos, encontrados nas ruas de Porto Alegre e identificados por cinco fatores principais: 1) atividades realizadas nas ruas; 2) vinculação familiar; 3) aparência pessoal; 4) local de permanência; e, 5) presença/ausência de um adulto responsável. Na primeira etapa da pesquisa, foi utilizada uma entrevista semi-estruturada, baseada nos fatores ecológicos de Contexto, Tempo e Processo. As entrevistas foram submetidas à análise de conteúdo. Na segunda etapa da pesquisa, baseada no método autofotográfico, os adolescentes receberam uma câmera fotográfica e foram solicitados a registrar 12 fotografias em resposta à pergunta "Como você se vê no futuro?". Após a revelação, as fotos foram entregues aos participantes e, com base nestas, foi realizada nova entrevista. As imagens fotográficas foram submetidas à análise de conteúdo, de acordo com o método citado. Os dados mostraram que, em geral, os adolescentes em situação de rua apresentam projetos futuros bem elaborados em relação às áreas profissional, familiar, educacional e habitacional. Sobre as expectativas profissionais, os adolescentes almejaram trabalhar em diferentes profissões, buscando principalmente a melhoria financeira e a valorização social através do resultado final do trabalho. Apesar dos conflitos vivenciados no contexto familiar presente, os adolescentes apresentaram o desejo de constituir família, buscando um modelo tradicional formado por esposa e filhos. Os participantes depositaram grande importância na Educação como forma de ascensão profissional, indicando o estudo como principal forma de realização de seus projetos. Todos os adolescentes referiram a intenção de continuar ou retomar os estudos no futuro. Os adolescentes buscaram a própria inserção social através da mudança do local de moradia. Configurou-se, como principal expectativa, a saída das favelas e a ida para os bairros, percebidos como setores mais valorizados socialmente, com menos riscos à vida e à saúde de seus moradores.

Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico

Esta tese propõe o desenvolvimento de um método de estimativa de capacitâncias e de potência consumida nos circuitos combinacionais CMOS, no nível de portas lógicas. O objetivo do método é fazer uma previsão do consumo de potência do circuito na fase de projeto lógico, o que permitirá a aplicação de técnicas de redução de potência ou até alteração do projeto antes da geração do seu leiaute. A potência dinâmica consumida por circuitos CMOS depende dos seguintes parâmetros: tensão de alimentação, freqüência de operação, capacitâncias parasitas e atividades de comutação em cada nodo do circuito. A análise desenvolvida na Tese, propõe que a potência seja dividida em duas componentes. A primeira componente está relacionada ao consumo de potência devido às capacitâncias intrínsecas dos transistores, que por sua vez estão relacionadas às dimensões dos transistores. Estas capacitâncias intrínsecas são concentradas nos nodos externos das portas e manifestam-se em função das combinações dos vetores de entrada. A segunda componente está relacionada às interconexões entre as células do circuito. Para esta etapa utiliza-se a estimativa do comprimento médio das interconexões e as dimensões tecnológicas para estimar o consumo de potência. Este comprimento médio é estimado em função do número de transistores e fanout das várias redes do circuito. Na análise que trata das capacitâncias intrínsecas dos transistores os erros encontrados na estimativa da potência dissipada estão no máximo em torno de 11% quando comparados ao SPICE. Já na estimativa das interconexões a comparação feita entre capacitâncias de interconexões estimadas no nível lógico e capacitâncias de interconexões extraídas do leiaute apresentou erros menores que 10%.