Credenciamento de laboratórios de ensaios de construção civil segundo a NBR ISO/IEC 17025 : avaliação das dificuldades e nao-conformidades envolvidas no processo

A globalização, a busca pela qualidade e produtividade, a competitividade do mercado, fizeram com que a Construção civil iniciasse a busca pela melhoria nos processos, visando diminuir o desperdício e as perdas. Por outro lado, as empresas construtoras têm buscado a certificação dos seus sistemas de qualidade, o mesmo ocorrendo, ainda que de forma incipiente, com os fornecedores da indústria da construção civil. Considerando a cadeia produtiva deste setor, os laboratórios de ensaios aparecem ensaiando os produtos que buscam a certificação, realizando controle tecnológico nas obras, caracterizando os materiais utilizados, entre outros, mostrando assim a sua importância tanto para os fornecedores quanto para os construtores. Para garantir melhorias no setor da construção civil, não é importante apenas a implantação de sistemas da qualidade nas empresas construtoras, mas também é de grande relevância a certificação de produtos utilizados. Para tanto, é necessário a existência de laboratórios credenciados que desempenhem o papel de ensaiar o produto. A necessidade da existência de laboratórios credenciados é visível no país, para garantir aspectos referentes à confiabilidade e confidencialidade dos resultados, além da rastreabilidade dos padrões utilizados. Também é importante que a execução dos ensaios seja feita por pessoal treinado e qualificado, com utilização de procedimentos permanentemente revisados e atualizados. O objetivo deste trabalho é levantar as principais dificuldades e não-conformidades vivenciadas pelos laboratórios de ensaios de construção civil para alcançar o credenciamento, identificando-as através de questionários. Este diagnóstico pretende apontar diretrizes que viabilizem o processo de credenciamento de laboratórios de ensaios de construção civil de forma a facilitar a disseminação desta prática em todo o país.

MoCHA : arquitetura dedicada para a compensação de movimento em decodificadores de vídeo de alta definição, seguindo o padrão H.264

O padrão H.264 foi desenvolvido pelo JVT, que foi formado a partir de uma união entre os especialistas do VCEG da ITU-T e do MPEG da ISO/IEC. O padrão H.264 atingiu seu objetivo de alcançar as mais elevadas taxas de processamento dentre todos os padrões existentes, mas à custa de um grande aumento na complexidade computacional. Este aumento de complexidade impede, pelo menos na tecnologia atual, a utilização de codecs H.264 implementados em software, quando se deseja a decodi cação de vídeos de alta de nição em tempo real. Essa dissertação propõe uma solução arquitetural de hardware, denominada MoCHA, para compensação de movimento do decodi cador de vídeo de alta de nição, segundo o padrão H.264/AVC. A MoCHA está dividida em três blocos principais, a predição dos vetores de movimento, o acesso à memória e o processamento de amostras. A utilização de uma cache para explorar a redundância dos dados nos acessos à mem ória, em conjunto com melhorias propostas, alcançou economia de acessos à memória superior a 60%, para os casos testados. Quando uma penalidade de um ciclo por troca de linha de memória é imposta, a economia de ciclos de acesso supera os 75%. No processamento de amostras, a arquitetura realiza o processamento dos dois blocos, que dão origem ao bloco bi-preditivo, de forma serial. Dessa forma, são economizados recursos de hardware, uma vez que a duplicação da estrutura de processamento não é requerida. A arquitetura foi validada a partir de simulações, utilizando entradas extraídas de seqüências codi cadas. Os dados extraídos, salvos em arquivos, serviam de entrada para a simulação. Os resultados da simulação foram salvos em arquivos e comparados com os resultados extraídos. O processador de amostras do compensador de movimento foi prototipado na placa XUP Virtex-II Pro. A placa possui um FPGA VP30 da família Virtex-II PRO da Xilinx. O processador PowerPC 405, presente no dispositivo, foi usado para implementar um test bench para validar a operação do processador de amostras mapeado para o FPGA. O compensador de movimento para o decodi cador de vídeo H.264 foi descrito em VHDL, num total de 30 arquivos e cerca de 13.500 linhas de código. A descrição foi sintetizada pelo sintetizador Syplify Pro da Symplicity para o dispositivo XC2VP30-7 da Xilinx, consumindo 8.465 slices, 5.671 registradores, 10.835 LUTs, 21 blocos de memó- ria interna e 12 multiplicadores. A latência mínima para processar um macrobloco é de 233 ciclos, enquanto a máxima é de 590, sem considerar misses na cache. A freqüência máxima de operação foi de 100,5 MHz. A arquitetura projetada é capaz de processar, no pior caso, 36,7 quadros HDTV de 1080 por 1920, inteiramente bi-preditivos, por segundo. Para quadros do tipo P, que não utilizam a bi-predição, a capacidade de processamento sobe para 64,3 quadros por segundo. A arquitetura apresentada para o processamento de quadros bi-preditivos e a hierarquia de memória são, até o momento, inéditas na literatura. Os trabalhos relativos a decodi cadores completos não apresentam a solução para esse processamento. Os resultados apresentados tornam a MoCHA uma solução arquitetural capaz de fazer parte de um decodi cador para vídeos de alta definição.