A recompra de ações na BOVESPA

Esse trabalho examina os anúncios de reaquisição de ações na BOVESPA no período de 30/05/97 a 31/10/98 e procura verificar se existe efeito positivo ou negativo sobre o preço das ações na presença de tal evento. São apresentadas as diversas hipóteses que tem sido utilizadas para justificar a estratégia adotada pelas empresas e o efeito esperado sobre o preço das ações para cada uma dessas hipóteses. Utilizando uma amostra de 110 eventos são realizadas diversas segmentações com vários tipos de ajuste para negociações infreqüentes em cada uma delas. Em seguida é conduzido um estudo de eventos com as diversas segmentações. Para aferir o efeito do evento sobre o preço da ação é realizados o teste t de student. O perfil do AR(Retomo anormal) e do CAR(Retomo anormal cumulativo) também são avaliados em busca de inferências adicionais a respeito do efeito do anúncio de recompra. No geral os resultados obtidos corroboram a hipótese da sinalização. O perfil do CAR indica claramente um efeito positivo do anúncio, entretanto tal efeito não surge de imediato, mas progressivamente ao longo dos, aproximadamente, 25 dias subseqüentes ao evento. O padrão observado parece indicar que o mercado reage lentamente a informação o que depõem contra a presença de eficiência forte ou semi-forte no mercado brasileiro. Além disso os resultados obtidos com as diversas segmentações não são sensivelmente afetados pelos diversos ajustes para negociações infreqüentes utilizados o que reforça os resultados obtidos. Também é constatado que os bancos apresentam comportamento diferenciado em relação ao restante da amostra, entretanto esse resultado deve ser avaliado com reservas devido ao tamanho da amostra utilizada.

Designing single event upset mitigation techniques for large SRAM-Based FPGA components

This thesis presents the study and development of fault-tolerant techniques for programmable architectures, the well-known Field Programmable Gate Arrays (FPGAs), customizable by SRAM. FPGAs are becoming more valuable for space applications because of the high density, high performance, reduced development cost and re-programmability. In particular, SRAM-based FPGAs are very valuable for remote missions because of the possibility of being reprogrammed by the user as many times as necessary in a very short period. SRAM-based FPGA and micro-controllers represent a wide range of components in space applications, and as a result will be the focus of this work, more specifically the Virtex® family from Xilinx and the architecture of the 8051 micro-controller from Intel. The Triple Modular Redundancy (TMR) with voters is a common high-level technique to protect ASICs against single event upset (SEU) and it can also be applied to FPGAs. The TMR technique was first tested in the Virtex® FPGA architecture by using a small design based on counters. Faults were injected in all sensitive parts of the FPGA and a detailed analysis of the effect of a fault in a TMR design synthesized in the Virtex® platform was performed. Results from fault injection and from a radiation ground test facility showed the efficiency of the TMR for the related case study circuit. Although TMR has showed a high reliability, this technique presents some limitations, such as area overhead, three times more input and output pins and, consequently, a significant increase in power dissipation. Aiming to reduce TMR costs and improve reliability, an innovative high-level technique for designing fault-tolerant systems in SRAM-based FPGAs was developed, without modification in the FPGA architecture. This technique combines time and hardware redundancy to reduce overhead and to ensure reliability. It is based on duplication with comparison and concurrent error detection. The new technique proposed in this work was specifically developed for FPGAs to cope with transient faults in the user combinational and sequential logic, while also reducing pin count, area and power dissipation. The methodology was validated by fault injection experiments in an emulation board. The thesis presents comparison results in fault coverage, area and performance between the discussed techniques.