Integrated Management of Interface Power (IMIP) Framework

La présence importante de plusieurs réseaux sans-fils de différentes portées a encouragée le développement d’une nouvelle génération d’équipements portables sans-fils avec plusieurs interfaces radio. Ainsi, les utilisateurs peuvent bénéficier d’une large possibilité de connectivité aux réseaux sans-fils (e.g. Wi-Fi [1], WiMAX [2], 3G [3]) disponibles autour. Cependant, la batterie d’un nœud mobile à plusieurs interfaces sera rapidement épuisée et le temps d’utilisation de l’équipement sera réduit aussi. Pour prolonger l’utilisation du mobile les standards, des réseaux sans-fils, on définie (individuellement) plusieurs états (émission, réception, sleep, idle, etc.); quand une interface radio n’est pas en mode émission/réception il est en mode sleep/idle où la consommation est très faible, comparée aux modes émission/réception. Pourtant, en cas d’équipement portable à multi-interfaces radio, l’énergie totale consommée par les interfaces en mode idle est très importante. Autrement, un équipement portable équipé de plusieurs interfaces radio augmente sa capacité de connectivité mais réduit sa longévité d’utilisation. Pour surpasser cet inconvénient on propose une plate-forme, qu'on appelle IMIP (Integrated Management of Interface Power), basée sur l’extension du standard MIH (Media Independent Handover) IEEE 802.21 [4]. IMIP permet une meilleure gestion d’énergie des interfaces radio, d’un équipement mobile à multi-radio, lorsque celles-ci entrent en mode idle. Les expérimentations que nous avons exécutées montrent que l’utilisation de IMIP permet d'économiser jusqu'a 80% de l'énergie consommée en comparaison avec les standards existants. En effet, IMIP permet de prolonger la durée d'utilisation d'équipements à plusieurs interfaces grâce à sa gestion efficace de l'énergie.

Morphologie évolutive et fonctionnelle des hémichordés

L’embranchement Hemichordata regroupe les classes Enteropneusta et Pterobranchia. Hemichordata constitue, avec l’embranchement Echinodermata, le groupe-frère des chordés. Les entéropneustes sont des organismes vermiformes solitaires qui vivent sous ou à la surface du substrat et s’alimentent généralement par déposivorie, alors que les ptérobranches sont des organismes coloniaux filtreurs habitant dans un réseau de tubes appelé coenecium. Ce mémoire présente trois études dont le point commun est l’utilisation des hémichordés actuels pour répondre à des questions concernant l’évolution des hémichordés, des chordés, et du super-embranchement qui les regroupe, Deuterostomia. Notre première étude démontre que les fentes pharyngiennes, l’organe pré-oral cilié (POCO) et le pharynx de l’entéropneuste Protoglossus graveolens sont utilisés pour l’alimentation par filtration. Le système de filtration de P. graveolens permet la capture de particules jusqu’à 1.3 um, à un débit de 4.05 mm.s-1, pour une demande énergétique de 0.009 uW. Les similarités structurales et fonctionnelles avec le système de filtration des céphalochordés suggèrent que la filtration pharyngienne est ancestrale aux deutérostomes. Lors de notre deuxième étude, nous avons exploré l’hypothèse selon laquelle le POCO des entéropneustes, une structure ciliée pré-buccale au rôle possiblement chémorécepteur, serait homologue au « wheel organ » des céphalochordés et à l’adénohypophyse des vertébrés. Pour cela, nous avons déterminé par immunohistochimie l’expression de Pit-1, un facteur de transcription spécifique à ces deux structures, chez l’entéropneuste Saccoglossus pusillus. Pit-1 est exprimé dans des cellules sensorielles du POCO, mais aussi dans des cellules épithéliales distribuées dans le proboscis, collet et tronc. Ce patron d’expression ne permet pas de confirmer ou rejeter l’homologie du POCO et de l’adénohypophyse des vertébrés. Lors de notre troisième étude, nous avons caractérisé l’ultrastructure du coenecium des ptérobranches Cephalodiscus hodgsoni, Cephalodiscus nigrescens et Cephalodiscus densus par microscopie électronique à transmisison et à balayage. Cephalodiscus est le groupe frère de Graptolithina, un groupe qui inclut les graptolithes éteints ainsi que les ptérobranches du genre Rhabdopleura. Nous avons décrit les types de fibrilles de collagène présents, leur taille et leur organisation, ainsi que l’organisation globale du coenecium. Nous avons ainsi démontré la présence chez Cephalodiscus d’une organisation similaire au paracortex, pseudocortex et eucortex des graptolithes. La présence chez Cephalodiscus de ce type d’organisation suggère que le cortex est ancestral à la classe Pterobranchia. Ces trois études illustrent plusieurs axes importants de la recherche sur les hémichordés, qui en intégrant des données morphologiques, fonctionnelles et moléculaires permet de reconstruire certains évènements clés de l’évolution des deutérostomes.

Approche efficace pour la conception des architectures multiprocesseurs sur puce électronique

Les systèmes multiprocesseurs sur puce électronique (On-Chip Multiprocessor [OCM]) sont considérés comme les meilleures structures pour occuper l'espace disponible sur les circuits intégrés actuels. Dans nos travaux, nous nous intéressons à un modèle architectural, appelé architecture isométrique de systèmes multiprocesseurs sur puce, qui permet d'évaluer, de prédire et d'optimiser les systèmes OCM en misant sur une organisation efficace des nœuds (processeurs et mémoires), et à des méthodologies qui permettent d'utiliser efficacement ces architectures. Dans la première partie de la thèse, nous nous intéressons à la topologie du modèle et nous proposons une architecture qui permet d'utiliser efficacement et massivement les mémoires sur la puce. Les processeurs et les mémoires sont organisés selon une approche isométrique qui consiste à rapprocher les données des processus plutôt que d'optimiser les transferts entre les processeurs et les mémoires disposés de manière conventionnelle. L'architecture est un modèle maillé en trois dimensions. La disposition des unités sur ce modèle est inspirée de la structure cristalline du chlorure de sodium (NaCl), où chaque processeur peut accéder à six mémoires à la fois et où chaque mémoire peut communiquer avec autant de processeurs à la fois. Dans la deuxième partie de notre travail, nous nous intéressons à une méthodologie de décomposition où le nombre de nœuds du modèle est idéal et peut être déterminé à partir d'une spécification matricielle de l'application qui est traitée par le modèle proposé. Sachant que la performance d'un modèle dépend de la quantité de flot de données échangées entre ses unités, en l'occurrence leur nombre, et notre but étant de garantir une bonne performance de calcul en fonction de l'application traitée, nous proposons de trouver le nombre idéal de processeurs et de mémoires du système à construire. Aussi, considérons-nous la décomposition de la spécification du modèle à construire ou de l'application à traiter en fonction de l'équilibre de charge des unités. Nous proposons ainsi une approche de décomposition sur trois points : la transformation de la spécification ou de l'application en une matrice d'incidence dont les éléments sont les flots de données entre les processus et les données, une nouvelle méthodologie basée sur le problème de la formation des cellules (Cell Formation Problem [CFP]), et un équilibre de charge de processus dans les processeurs et de données dans les mémoires. Dans la troisième partie, toujours dans le souci de concevoir un système efficace et performant, nous nous intéressons à l'affectation des processeurs et des mémoires par une méthodologie en deux étapes. Dans un premier temps, nous affectons des unités aux nœuds du système, considéré ici comme un graphe non orienté, et dans un deuxième temps, nous affectons des valeurs aux arcs de ce graphe. Pour l'affectation, nous proposons une modélisation des applications décomposées en utilisant une approche matricielle et l'utilisation du problème d'affectation quadratique (Quadratic Assignment Problem [QAP]). Pour l'affectation de valeurs aux arcs, nous proposons une approche de perturbation graduelle, afin de chercher la meilleure combinaison du coût de l'affectation, ceci en respectant certains paramètres comme la température, la dissipation de chaleur, la consommation d'énergie et la surface occupée par la puce. Le but ultime de ce travail est de proposer aux architectes de systèmes multiprocesseurs sur puce une méthodologie non traditionnelle et un outil systématique et efficace d'aide à la conception dès la phase de la spécification fonctionnelle du système.

FPGA-based object detection using classification circuits

Dans l'apprentissage machine, la classification est le processus d’assigner une nouvelle observation à une certaine catégorie. Les classifieurs qui mettent en œuvre des algorithmes de classification ont été largement étudié au cours des dernières décennies. Les classifieurs traditionnels sont basés sur des algorithmes tels que le SVM et les réseaux de neurones, et sont généralement exécutés par des logiciels sur CPUs qui fait que le système souffre d’un manque de performance et d’une forte consommation d'énergie. Bien que les GPUs puissent être utilisés pour accélérer le calcul de certains classifieurs, leur grande consommation de puissance empêche la technologie d'être mise en œuvre sur des appareils portables tels que les systèmes embarqués. Pour rendre le système de classification plus léger, les classifieurs devraient être capable de fonctionner sur un système matériel plus compact au lieu d'un groupe de CPUs ou GPUs, et les classifieurs eux-mêmes devraient être optimisés pour ce matériel. Dans ce mémoire, nous explorons la mise en œuvre d'un classifieur novateur sur une plate-forme matérielle à base de FPGA. Le classifieur, conçu par Alain Tapp (Université de Montréal), est basé sur une grande quantité de tables de recherche qui forment des circuits arborescents qui effectuent les tâches de classification. Le FPGA semble être un élément fait sur mesure pour mettre en œuvre ce classifieur avec ses riches ressources de tables de recherche et l'architecture à parallélisme élevé. Notre travail montre que les FPGAs peuvent implémenter plusieurs classifieurs et faire les classification sur des images haute définition à une vitesse très élevée.

Consumption of Bias and Reptition as a Revisionary Strategies in Palace of the Peacock and in the Thought of Wilson Harris

Wilson Harris créée dans son roman Le palace du paon un espace de transformation intellectuelle d’une nature inédite. Cet espace se confond avec la matrice narrative de son roman. Celle-ci permet la génèse de l’identité guyanaise, non pas à partir des vestiges pré-coloniaux, ni grâce aux récits des historiens des vainqueurs mais avec des ingrédients philosophiques et littéraires de nature à transformer l’étoffe même de notre imaginaire et énergie créative. Il utilise pour ce faire la répétition comme stratégie narrative permettant de rompre la linéarité chronologique qui joint passé, présent et avenir. Ainsi faisant, il déjoue toutes les attentes de ses lecteurs les habituant ainsi à ce que Derrida appelle la logique spectrale qui permet l’influence mutuelle entre passé et présent. Ce travail est l’exploration des mécanismes de ce lâcher prise imaginatif mais aussi de toutes les voix qui répètent, à travers le temps et les continents, cet appel à l’hospitalité inconditionnelle envers l’Autre, c'est-à-dire une ouverture envers le paradoxal, le multiple, le différent en soi et en dehors de soi.