Keskipakoispuhaltimen siipipyörän lujuusteknisen mitoituksen kehittäminen

Tässä työssä on tutkittu prosessipuhaltimena käytettävän keskipakoispuhaltimen lujuusteknistä mitoitusta. Työn tavoitteena on ollut luoda analyyttisiä laskentakaavoja Koja Oy:n käyttöön tulevaisuuden tuotekehityksen tueksi. Tavoitteena on ollut tutkia myös siipien ja etu- ja takalevyn kiinnityshitsejä ja antaa työkaluja siipipyörän väsymismitoitukseen. Kirjallisuuskatkauksessa löytyi muutamia raportoituja tapauksia, jossa keskipakoispuhallin on vaurioitunut käytön aikana. Yhtenäisenä tekijänä kaikille tapauksille on ollut hitsausliitoksen väsyminen. Väsyttävän kuormituksen raportoiduissa tapauksissa on aiheuttanut siipipyörän värähtely. Väsyminen on alkanut siiven kiinnitysliitoksista hitsin rajaviivalta, siipipyörän ulkokehältä. Siipipyörän analysointiin on käytetty analyyttisiä laskentakaavoja ja elementtimenetelmää. Analyyttisten laskentakaavojen tuottaminen on muuten monimutkaiselle rakenteelle hyvin työlästä ja aikaa vievää. Staattisessa tarkastelussa elementtimenetelmällä siipipyörän mallintamiseen on käytetty keskipintamallia. Lisäksi laskentatiedostojen kokoa on pystytty rajaamaan syklisesti symmetrisen rakenteen ansiosta. Siipipyörän väsymistarkastelu on suoritettu tehollisen lovijännityksen menetelmällä, jossa tarkasteltavan hitsin rajaviivoille ja juureen on elementtimenetelmässä mallinnettu r=1 mm suuruinen lovi, josta jännityksen on luettu. Elementtimenetelmässä laskentaohjelmistona on käytetty Abaqus 6.14.1 -laskentaohjelmistoa. Analyyttisten laskentakaavojen kehityksessä on päästy hyvin lähelle elementtimenetelmästä saatuja vastaavia tuloksia. Analyyttisten kaavojen antamat tulokset eroavat kuitenkin sen verran virhettä, että varsinainen tarkka laskenta on syytä suorittaa ennen lopullisen konstruktion määrittämistä. Tehollisella lovijännitysmenetelmällä on saatu määritettyä rakenteen kriittisin kohta, jonka kestoikä on 36 400 sykliä. Tutkimuksen pohjalta Koja Oy on saanut hyvät edellytykset jatkaa tutkimusta lopun tuoteperheen parantamiseen.

The Design and Implementation of a SD Card File System

SD card (Secure Digital Memory Card) is widely used in portable storage medium. Currently, latest researches on SD card, are mainly SD card controller based on FPGA (Field Programmable Gate Array). Most of them are relying on API interface (Application Programming Interface), AHB bus (Advanced High performance Bus), etc. They are dedicated to the realization of ultra high speed communication between SD card and upper systems. Studies about SD card controller, really play a vital role in the field of high speed cameras and other sub-areas of expertise. This design of FPGA-based file systems and SD2.0 IP (Intellectual Property core) does not only exhibit a nice transmission rate, but also achieve the systematic management of files, while retaining a strong portability and practicality. The file system design and implementation on a SD card covers the main three IP innovation points. First, the combination and integration of file system and SD card controller, makes the overall system highly integrated and practical. The popular SD2.0 protocol is implemented for communication channels. Pure digital logic design based on VHDL (Very-High-Speed Integrated Circuit Hardware Description Language), integrates the SD card controller in hardware layer and the FAT32 file system for the entire system. Secondly, the document management system mechanism makes document processing more convenient and easy. Especially for small files in batch processing, it can ease the pressure of upper system to frequently access and process them, thereby enhancing the overall efficiency of systems. Finally, digital design ensures the superior performance. For transmission security, CRC (Cyclic Redundancy Check) algorithm is for data transmission protection. Design of each module is platform-independent of macro cells, and keeps a better portability. Custom integrated instructions and interfaces may facilitate easily to use. Finally, the actual test went through multi-platform method, Xilinx and Altera FPGA developing platforms. The timing simulation and debugging of each module was covered. Finally, Test results show that the designed FPGA-based file system IP on SD card can support SD card, TF card and Micro SD with 2.0 protocols, and the successful implementation of systematic management for stored files, and supports SD bus mode. Data read and write rates in Kingston class10 card is approximately 24.27MB/s and 16.94MB/s.