Mitta-anturin mittauselektroniikan kehittäminen teräksen puutislepinnoituksen ohjaukseen

Työn tarkoituksena oli kehittää mittauselektroniikka puutislepinnoitusprosessin ohjaukseen. Mittauselektroniikalla on tarkoitus mitata pikoampeeriluokan virtoja mittaanturilta, jossa virtaa kuuma, noin 250 ºC asteinen kaasu. Mitta-anturin toiminta perustuu ioniliikkuvuusspektrometriaan. Työssä tutkitaan pikoampeeriluokan virtojen mittaamista sekä mittauskytkennöissä käytetyn virta-jännitemuuntimen ominaisuuksia ja mitoittamista. Työ tarkastelee myös T-kytkennän käyttöä vahvistimen takaisinkytkennässä. Jännitekertojakytkentöjä käsitellään teoreettisesti mitta-anturin biasjännitteiden luomiseksi vähäisellä piirilevypinta-alalla. Työssä suunniteltiin mittauselektroniikan esivahvistinprototyypit sekä mitta-anturin biasjännitekytkentä. Mitta-anturin kuumien olosuhteiden vuoksi on mittauselektroniikka siirrettävä etäämmäksi mitta-anturista. Prototyyppikytkennöillä sekä laboratoriomittauksilla selvitettiin mittauselektroniikan esivahvistimien siirtämiseen liittyviä ongelmia. Biasjännitekytkennän suunnittelussa pyrittiin kytkentä toteuttamaan mahdollisimman vähällä piirilevypinta-alalla. Mittauselektroniikka todettiin laboratoriomittausten perusteella toimivaksi puutislepinnoitusprosessissa suoritettavia koemittauksia varten.

Jauhatuspiirin ilmakierron optimointi

Luokittuminen erilaisine mekanismeineen aiheuttaa yleisesti ongelmia, kun on kysymyksessä kiintoaineen väliaikainenkin varastointi siilossa. Sitä voidaan vähentää kiintoaineiden, prosessin ja laitesuunnittelun muutoksilla. Tässä työssä tutkittiin mahdollisuuksia vähentää ilmeniitin luokittumista sen jauhatuspiirin ilmakiertoa optimoimalla. Suljetun kuivajauhatuspiirin keskeisimmäksi laitteeksi voitaisiin ajatella siinä oleva luokitin, joka voi olla esim. sykloni. Tässä piirissä tapahtuva kiintoaineen liikkuminen voidaan saada aikaiseksi esim. pneumaattisella kuljetuksella. Ilmeniitin jauhatus tapahtuu suljetussa kuivajauhatuspiirissä, jonka ajavana voimana on siinä oleva ilmakierto. Piirin oleellisia laitteita ovat kuulamylly, luokitin, erotussykloni ja pölykaappi sekä kiertoilma- ja poistoilmapuhaltimet. Ilmakierron optimointia varten suoritettiin kahden vastaavan jauhatuspiirin ainetasemääritykset. Lisäksi määritettiin yhden isomman piirin perustila. Jauhatuspiirien ainetasemäärityksissä määritettiin niiden massa- ja ilmavirrat sekä kiertokuorma ja luokittimen erotusterävyys, kuten myös ilmeniitin hiukkaskokojakaumat. Perustilamittauksissa määritettiin ainoastaan piirin ilmavirrat ja ilmeniitin hiukkaskokojakaumat. Optimointimittauksissa pienennettiin pikkumyllypiirin ilmamäärät vastaamaan kutakuinkin vastaavan toisen piirin määriä. Tällä yritettiin selvittää näiden toisiaan vastaavien piirien ilmamäärien ja varsinkin kiertokuormien eroavuutta. Tämä ilmamäärien pienentäminen ei tuottanut mainittavampaa muutosta piirin ainetaseisiin, joten voitaneen todeta, että piirin ilmamääriä pienentämällä saadaan aikaiseksi säästöjä, lähinnä kiertoilmapuhaltimen tehon alennuksen kautta.

Syöttövesisäiliöiden pinnanheilahteluiden hallinta Loviisan voimalaitoksella

Tässä työssä tarkastellaan syöttövesisäiliöiden käyttäytymistä Loviisan voimalaitoksella. Työssä käydään läpi laitoksen kaikki pääjärjestelmät primääri- ja sekundääripuolelta. Lisäksi selvitetään myös säiliöiden käyttäytymiseen liittyvät apujärjestelmät niiltä osin kuin tarpeellista. Työn pääpaino laitosesittelyn jälkeen siirtyy täysin syöttövesisäiliömallin luomiseen ja simulointeihin. Työssä on tutkittu useita esille tulleita ideoita syöttövesisäiliöiden pinnanheilahdusten minimoimiseksi. Säiliömallin luominen ja simuloinnit on suoritettu APROS-voimalaitossimulaattorilla. Työssä on alustavasti tarkasteltu kaikki pinnanheilahdusten hallintaideat. Mahdolliset jatkotutkimukset ja parannustyöt aloitetaan tämän työn pohjalta. Työn aikana saatiin paljon uutta tietoa syöttövesisäiliöiden käyttäytymisestä. Tätä tietoa pystytään hyödyntämään käytössä, prosessisuunnittelussa ja koulutussimulaattoria päivitettäessä.

BOD-päästön vähentäminen hienopaperitehtaalla

Diplomityön tavoitteena oli selvittää hienopaperitehtaan BOD-päästön vähentämismahdollisuudet. Tehtaalla tapahtuvien uudistusten vaikutus BOD-päästön määrään selvitettiin. Lisäksi selvitettiin uudistetun paperivalmistusprosessin BOD-päästön alkuperä ja syntyvien jätevesien tilavuusvirta. BOD:n kuormitusmäärän kehittymistä arvioitiin mallintamalla. Kirjallisuusosassa on käsitelty hienopaperin valmistusprosessin vaiheita sekä tarkasteltu paperitehtaan vedenkäyttöä ja vesikiertoja. Myös jätevesien COD- ja BOD-kuormituslähteet on selvitetty. Kokeellinen osa alkaa hienopaperitehtaan prosessikuvauksella. Paperitehtaan malli rakennettiin VTT:n Tekesin CACTUS-teknologiaohjelmassa kehittämällä Balas-simulointiohjelmalla. Kokeellisessa osassa on käyty läpi mallin rakennusvaiheet. Paperinvalmistusprosessissa toteutettavien uudistusvaiheiden vaikutus päästöihin mallinnettiin. Tuloksena voitiin todeta, että tehtaan tuotantosuunnan ja -määrien muutoksesta huolimatta BOD-päästö ei merkittävästi muutu. Sen sijaan ominaiskuormitus laskee. Ennen uudistuksia BOD-kuorma oli pääasiassa peräisin pintaliimatusta hylystä, kun taas uudistusten jälkeen suurin osa BOD-kuormasta tulee tuoremassojen mukana prosessiin.

Sulfaattimassan D/Q(EOP)D-valkaisimon optimointi

Työssä tutkittiin sulfaattisellutehtaan ECF-valkaisimon toimintaan vaikuttavia tekijöitä. Tavoitteena oli selvittää tekijöiden vaikutus massan laatuominaisuuksiin, valkaisimon kemikaalikustannuksiin ja klooridioksidin kulutukseen. Työn kirjallisuusosassa on tarkasteltu nykyaikaisen sulfaattisellutehtaan eri prosesseja. Erityistä huomiota on kiinnitetty sellun ECF-valkaisuun ja kyseisessä valkaisussa käytettäviin kemikaaleihin. Lisäksi on tarkasteltu TCF-valkaisua ja mahdollisuuksia sulkea sellutehtaan vesikiertoja. Kokeellisessa osassa selvitettiin Oy Metsä-Botnia Ab Joutsenon tehtaan kolmivaiheisen ECF-valkaisimon massan laatuominaisuuksiin, kustannuksiin ja klooridioksidin kulutukseen vaikuttavia tekijöitä. Tavoitteena oli vaikuttaa positiivisesti massan laatuominaisuuksiin valkaisun keinoin. Samalla pyrittiin minimoimaan valkaisusta aiheutuvia kemikaalikustannuksia ja vähentämään klooridioksidin kulutusta. Työssä käytettiin Taguchi-menetelmää. Tehdyn tutkimuksen myötä saatiin runsaasti tietoa mihin eri ominaisuuksiin tutkitut tekijät vaikuttivat. Metallien poistolla eli kelatoinnilla havaittiin olevan suuri merkitys hapettavan alkaliuuttovaiheen ja samalla koko valkaisimon toimintaan. Suurella kelatointiaineannoksella valkaisimon selektiivisyys ja tehokkuus paranivat. Muista tekijöistä happiannoksella havaittiin olevan vaikutusta vain massan paperiteknisiin ominaisuuksiin ja hiilihydraattien koostumukseen. Happiannoksen kasvattaminen paransi repäisyindeksiä ja vähensi massan jauhatustarvetta yli valkaisimon. Kyseisiin ominaisuuksiin vaikuttivat myös klooridioksidi ja sen toimintaolosuhteet. Kemikaalikustannuksiin vaikuttavista tekijöistä valkaisimon tulokapalla ja ensimmäisen klooridioksidivaiheen kemikaaliannoksella havaittiin olevan suuri merkitys. Samat tekijät vaikuttivat myös valkaisimon klooridioksidin kokonaiskulukseen.

USER'S GUIDE FOR ADVANCED PROCESS SIMULATION SOFTWARE APROS 5

Tässä diplomityössä tehtiin käyttäjän opas kehittyneelle prosessisimulointiohjelmistolle APROS 5. Opas on osa VTT Energialle tehtävää APROS 5 käyttäjän koulutuspakettia, joka julkaistaan myöhemmin CD-ROM -muotoisena. Prosessisimulointiohjelmistoa AAPROS 5 voidaan käyttää termohydraulisten prosessien, automaatiopiirien ja sähköjärjestelmien mallinnuksessa. Ohjelma sisältää myös neutroniikkamallin ydinreaktorin käyttäytymisen mallintamiseksi. APROS:in aikaisemmilla UNIX-ympäristössä toimivilla versioilla on toteutettu useita ydinvoimalaitosten turvallisuustutkimukseen liittyviä analyysejä ja sekä ydinvoimalaitosten että konventionaalisten voimalaitosten koulutussimulaattoreita. APROS 5 toimii Windows NT -ympäristössä ja on oleellisesti erilainen käyttää kuin aikaisemmat versiot. Tämän myötä syntyi tarve uudelle käyttäjän oppaalle. Käyttäjän oppaassa esitetään APROS 5:n tärkeimmät toiminnot, mallinnuksen periaatteet ja termohydraulisten ja neutroniikan ratkaisumallit. Lisäksi oppaassa esitetään esimerkki, jossa mallinnetaan yksinkertaistettu VVER-440 -tyyppisen ydinvoimalaitoksen primääripiiri. Yksityiskohtaisempaa tietoa ohjelmistosta on saatavilla APROS 5 -dokumentaatiosta.

Voimalaitoksen toiminnallinen suunnittelu

Diplomityön tavoitteena oli antaa kuva vastapainevoimalaitoksen automaation toiminnallisesta suunnittelusta ja soveltaa teoriaa suunnittelemalla toiminnallisuus vesihöyrypiirin tärkeimmille osuuksille. Työssä on esitelty tyypillinen EPCM-voimalaitosprojekti, joka toteutetaan ulkopuolisen avustajan kanssa tehdyllä yhteistyöllä. Projektin koostuu laitoksen suunnittelu-, rakennus-, asennus- sekä käyttöönottovaiheista. Huomioitavia asioita ovat mm. projektin budjetti sekä aikataulu. Valvonnalla on suuri merkitys projektin onnistumiseen. Lisäksi työssä esitellään vastapainevoimalaitoksen vesihöyrypiirin prosessi, pääsäädöt sekä automaatiojärjestelmä. Vesihöyrypiirillä tarkoitetaan syöttövesi-, höyry- ja kaukolämpöjärjestelmää. Pääsäädöillä pyritään saamaan tuotanto vastaamaan kulutusta. Voimalaitoksen painopiste on kaukolämmön tuottaminen. Automaatiojärjestelmän toiminnoilla tarkoitetaan järjestelmän suorittamia ohjauksia, säätöjä sekä hälytyksiä. Toiminnallisessa suunnittelussa tehdään toimilaitteille niin yksittäisohjaukset, säädöt kuin hälytysluettelot. Työssä tehty toiminnallinen suunnittelu keskittyy erityisesti toimilaitteiden säätöpiireihin. Säätöpiirit koostuvat tärkeimmistä prosessiin liittyvistä komponenteista ja säätömerkeistä. Toiminnallisen suunnittelun dokumentaatioita käytetään automaatiojärjestelmän sovellusohjelmoinnin pohjana.

A System-Level Simulation Model for a Protocol Processor

As the development of integrated circuit technology continues to follow Moore’s law the complexity of circuits increases exponentially. Traditional hardware description languages such as VHDL and Verilog are no longer powerful enough to cope with this level of complexity and do not provide facilities for hardware/software codesign. Languages such as SystemC are intended to solve these problems by combining the powerful expression of high level programming languages and hardware oriented facilities of hardware description languages. To fully replace older languages in the desing flow of digital systems SystemC should also be synthesizable. The devices required by modern high speed networks often share the same tight constraints for e.g. size, power consumption and price with embedded systems but have also very demanding real time and quality of service requirements that are difficult to satisfy with general purpose processors. Dedicated hardware blocks of an application specific instruction set processor are one way to combine fast processing speed, energy efficiency, flexibility and relatively low time-to-market. Common features can be identified in the network processing domain making it possible to develop specialized but configurable processor architectures. One such architecture is the TACO which is based on transport triggered architecture. The architecture offers a high degree of parallelism and modularity and greatly simplified instruction decoding. For this M.Sc.(Tech) thesis, a simulation environment for the TACO architecture was developed with SystemC 2.2 using an old version written with SystemC 1.0 as a starting point. The environment enables rapid design space exploration by providing facilities for hw/sw codesign and simulation and an extendable library of automatically configured reusable hardware blocks. Other topics that are covered are the differences between SystemC 1.0 and 2.2 from the viewpoint of hardware modeling, and compilation of a SystemC model into synthesizable VHDL with Celoxica Agility SystemC Compiler. A simulation model for a processor for TCP/IP packet validation was designed and tested as a test case for the environment.

Monitoisioisen muuntajan parametrien mittaus

Tässä kandidaatintyössä on tarkoitus määrittää monitoisioisen muuntajan yksivaiheisen sijaiskytkentä ja sen parametrit käyttämällä perinteisiä mittausmenetelmiä. Näihin kuuluvat tyhjäkäynti-, oikosulku- sekä tasajännitekoe. Muuntajasta on tehty simulointimalli, jota varten sijaiskytkennän parametreja tarvitaan.

Converter Supply Transformer For LVDC Distribution System

This master’s thesis is focused on optimizing the parameters of a distribution transformer with respect to low voltage direct current (LVDC) distribution system. One of the main parts of low voltage direct current (LVDC) distribution system is transformer. It is studied from several viewpoints like filtering capabilities of harmonics caused by rectifier, losses and short circuit current limiting Determining available short circuit currents is one of the most important aspects of designing power distribution systems. Short circuits and their effects must be considered in selecting electrical equipment, circuit protection and other devices.

On Fault Tolerance Methods for Networks-on-Chip

Technology scaling has proceeded into dimensions in which the reliability of manufactured devices is becoming endangered. The reliability decrease is a consequence of physical limitations, relative increase of variations, and decreasing noise margins, among others. A promising solution for bringing the reliability of circuits back to a desired level is the use of design methods which introduce tolerance against possible faults in an integrated circuit. This thesis studies and presents fault tolerance methods for network-onchip (NoC) which is a design paradigm targeted for very large systems-onchip. In a NoC resources, such as processors and memories, are connected to a communication network; comparable to the Internet. Fault tolerance in such a system can be achieved at many abstraction levels. The thesis studies the origin of faults in modern technologies and explains the classification to transient, intermittent and permanent faults. A survey of fault tolerance methods is presented to demonstrate the diversity of available methods. Networks-on-chip are approached by exploring their main design choices: the selection of a topology, routing protocol, and flow control method. Fault tolerance methods for NoCs are studied at different layers of the OSI reference model. The data link layer provides a reliable communication link over a physical channel. Error control coding is an efficient fault tolerance method especially against transient faults at this abstraction level. Error control coding methods suitable for on-chip communication are studied and their implementations presented. Error control coding loses its effectiveness in the presence of intermittent and permanent faults. Therefore, other solutions against them are presented. The introduction of spare wires and split transmissions are shown to provide good tolerance against intermittent and permanent errors and their combination to error control coding is illustrated. At the network layer positioned above the data link layer, fault tolerance can be achieved with the design of fault tolerant network topologies and routing algorithms. Both of these approaches are presented in the thesis together with realizations in the both categories. The thesis concludes that an optimal fault tolerance solution contains carefully co-designed elements from different abstraction levels

Laakerikipinöintilaskurin toteuttaminen FPGA- piirillä

FPGA- piirit ovat viime vuosina kehittyneet tehokkaammiksi, mutta samalla niiden hinta on laskenut tasolle, jolloin ne ovat vaihtoehto yhä useampiin sovelluksiin. Kandidaatintyöni aiheena oli suunnitella ja mahdollisesti toteuttaa sulautettu laite, joka laskisi signaalissa esiintyvien pulssien lukumäärää. Sitä käytettäisiin mitattaessa kipinöintiä sähkömoottorin laakeroinnissa. Kipinät havaitaan moottorin ulkopuolelta UHF- antennilla. Antennisignaalista poimittavat pulssit ovat hyvin nopeita, joten digitaaliselta logiikalta vaaditaan myös erityistä nopeutta. Tämän takia laitetta lähdettiin toteuttamaan esimerkiksi mikrokontrollerin sijasta FPGA- piirin avulla. Pulssilaskurin toteutus onnistui suhteellisen vaivattomasti FPGAlla, ja sen toimivuutta käytännössä päästiin testaamaan todellisissa olosuhteissa.

Parallella, dynamiska representationer i gymnasiefysiken : implementering av ett interaktivt datorverktyg i didaktiska situationer och uppfattning av effektivt lärande

The computer is a useful tool in the teaching of upper secondary school physics, and should not have a subordinate role in students' learning process. However, computers and computer-based tools are often not available when they could serve their purpose best in the ongoing teaching. Another problem is the fact that commercially available tools are not usable in the way the teacher wants. The aim of this thesis was to try out a novel teaching scenario in a complicated subject in physics, electrodynamics. The didactic engineering of the thesis consisted of developing a computer-based simulation and training material, implementing the tool in physics teaching and investigating its effectiveness in the learning process. The design-based research method, didactic engineering (Artigue, 1994), which is based on the theoryof didactical situations (Brousseau, 1997), was used as a frame of reference for the design of this type of teaching product. In designing the simulation tool a general spreadsheet program was used. The design was based on parallel, dynamic representations of the physics behind the function of an AC series circuit in both graphical and numerical form. The tool, which was furnished with possibilities to control the representations in an interactive way, was hypothesized to activate the students and promote the effectiveness of their learning. An effect variable was constructed in order to measure the students' and teachers' conceptions of learning effectiveness. The empirical study was twofold. Twelve physics students, who attended a course in electrodynamics in an upper secondary school, participated in a class experiment with the computer-based tool implemented in three modes of didactical situations: practice, concept introduction and assessment. The main goal of the didactical situations was to have students solve problems and study the function of AC series circuits, taking responsibility for theirown learning process. In the teacher study eighteen Swedish speaking physics teachers evaluated the didactic potential of the computer-based tool and the accompanying paper-based material without using them in their physics teaching. Quantitative and qualitative data were collected using questionnaires, observations and interviews. The result of the studies showed that both the group of students and the teachers had generally positive conceptions of learning effectiveness. The students' conceptions were more positive in the practice situation than in the concept introduction situation, a setting that was more explorative. However, it turned out that the students' conceptions were also positive in the more complex assessment situation. This had not been hypothesized. A deeper analysis of data from observations and interviews showed that one of the students in each pair was more active than the other, taking more initiative and more responsibilityfor the student-student and student-computer interaction. These active studentshad strong, positive conceptions of learning effectiveness in each of the threedidactical situations. The group of less active students had a weak but positive conception in the first iv two situations, but a negative conception in the assessment situation, thus corroborating the hypothesis ad hoc. The teacher study revealed that computers were seldom used in physics teaching and that computer programs were in short supply. The use of a computer was considered time-consuming. As long as physics teaching with computer-based tools has to take place in special computer rooms, the use of such tools will remain limited. The affordance is enhanced when the physical dimensions as well as the performance of the computer are optimised. As a consequence, the computer then becomes a real learning tool for each pair of students, smoothly integrated into the ongoing teaching in the same space where teaching normally takes place. With more interactive support from the teacher, the computer-based parallel, dynamic representations will be efficient in promoting the learning process of the students with focus on qualitative reasoning - an often neglected part of the learning process of the students in upper secondary school physics.

Exploring Adaptive Implementation of On-Chip Networks

As technology geometries have shrunk to the deep submicron regime, the communication delay and power consumption of global interconnections in high performance Multi- Processor Systems-on-Chip (MPSoCs) are becoming a major bottleneck. The Network-on- Chip (NoC) architecture paradigm, based on a modular packet-switched mechanism, can address many of the on-chip communication issues such as performance limitations of long interconnects and integration of large number of Processing Elements (PEs) on a chip. The choice of routing protocol and NoC structure can have a significant impact on performance and power consumption in on-chip networks. In addition, building a high performance, area and energy efficient on-chip network for multicore architectures requires a novel on-chip router allowing a larger network to be integrated on a single die with reduced power consumption. On top of that, network interfaces are employed to decouple computation resources from communication resources, to provide the synchronization between them, and to achieve backward compatibility with existing IP cores. Three adaptive routing algorithms are presented as a part of this thesis. The first presented routing protocol is a congestion-aware adaptive routing algorithm for 2D mesh NoCs which does not support multicast (one-to-many) traffic while the other two protocols are adaptive routing models supporting both unicast (one-to-one) and multicast traffic. A streamlined on-chip router architecture is also presented for avoiding congested areas in 2D mesh NoCs via employing efficient input and output selection. The output selection utilizes an adaptive routing algorithm based on the congestion condition of neighboring routers while the input selection allows packets to be serviced from each input port according to its congestion level. Moreover, in order to increase memory parallelism and bring compatibility with existing IP cores in network-based multiprocessor architectures, adaptive network interface architectures are presented to use multiple SDRAMs which can be accessed simultaneously. In addition, a smart memory controller is integrated in the adaptive network interface to improve the memory utilization and reduce both memory and network latencies. Three Dimensional Integrated Circuits (3D ICs) have been emerging as a viable candidate to achieve better performance and package density as compared to traditional 2D ICs. In addition, combining the benefits of 3D IC and NoC schemes provides a significant performance gain for 3D architectures. In recent years, inter-layer communication across multiple stacked layers (vertical channel) has attracted a lot of interest. In this thesis, a novel adaptive pipeline bus structure is proposed for inter-layer communication to improve the performance by reducing the delay and complexity of traditional bus arbitration. In addition, two mesh-based topologies for 3D architectures are also introduced to mitigate the inter-layer footprint and power dissipation on each layer with a small performance penalty.