Disseny i implementació d'un conjunt de perifèrics de comunicació per a la seva incorporació en nous dissenys hardware del grup de robòtica i visió per computador

El grupo de robòtica i Visió fabricó la tarjeta gráfica MAGCL para el tratamiento de imágenes en tiempo real, en la que se incluyó un conector IDC20 proveniente de parte del bus de datos, de la FPGA que contiene, destinado a futuras aplicaciones. Con este proyecto se quiere aprovechar este conector para la comunicación de la placa con un PC, y se desarrollarán los puertos de comunicación serie RS232 y USB, Universal Serial Bus.El objetivo de este proyecto es establecer la comunicación de la tarjeta gráfica con un PC a través de estos dos tipos de puerto. Una vez conseguida la comunicación, quedan una serie de librerías hardware que pueden ayudar en la realización de futuros proyectos. La placa posee una FPGA (field programable gate array) destinada al desarrollo, pero programando esas librerías sobre otros componentes, se pueden utilizar estos puertos de forma permanente o exclusiva

Simulations of parasitic and intrinsic capacitances related to Multiple-Gate-Field-Effect Transistor architectures

Report for the scientific sojourn carried out at the Université Catholique de Louvain, Belgium, from March until June 2007. In the first part, the impact of important geometrical parameters such as source and drain thickness, fin spacing, spacer width, etc. on the parasitic fringing capacitance component of multiple-gate field-effect transistors (MuGFET) is deeply analyzed using finite element simulations. Several architectures such as single gate, FinFETs (double gate), triple-gate represented by Pi-gate MOSFETs are simulated and compared in terms of channel and fringing capacitances for the same occupied die area. Simulations highlight the great impact of diminishing the spacing between fins for MuGFETs and the trade-off between the reduction of parasitic source and drain resistances and the increase of fringing capacitances when Selective Epitaxial Growth (SEG) technology is introduced. The impact of these technological solutions on the transistor cut-off frequencies is also discussed. The second part deals with the study of the effect of the volume inversion (VI) on the capacitances of undoped Double-Gate (DG) MOSFETs. For that purpose, we present simulation results for the capacitances of undoped DG MOSFETs using an explicit and analytical compact model. It monstrates that the transition from volume inversion regime to dual gate behaviour is well simulated. The model shows an accurate dependence on the silicon layer thickness,consistent withtwo dimensional numerical simulations, for both thin and thick silicon films. Whereas the current drive and transconductance are enhanced in volume inversion regime, our results show thatintrinsic capacitances present higher values as well, which may limit the high speed (delay time) behaviour of DG MOSFETs under volume inversion regime.

Efficiency and reliability enhancement of silicon nanocrystal field-effect luminescence from nitride-oxide gate stacks

We report on a field-effect light emitting device based on silicon nanocrystals in silicon oxide deposited by plasma-enhanced chemical vapor deposition. The device shows high power efficiency and long lifetime. The power efficiency is enhanced up to 0.1 %25 by the presence of a silicon nitride control layer. The leakage current reduction induced by this nitride buffer effectively increases the power efficiency two orders of magnitude with regard to similarly processed devices with solely oxide. In addition, the nitride cools down the electrons that reach the polycrystalline silicon gate lowering the formation of defects, which significantly reduces the device degradation.

Emulador de un microcontrolador PIC 16F84 basado en una FPGA

L'objectiu d'aquest projecte és investigar la viabilitat de realització d'emuladors de microcontroladors basats en circuïts electrònics de lògica programable mitjançant un avantprojecte que analitzi les tècniques i eines necessàries.

Synthesis, structural order and magnetic behavior of self-assembled epsilon-Co nanocrystal arrays

The synthesis of magnetic nanoparticles with monodispere size distributions, their self assembly into ordered arrays and their magnetic behavior as a function of structural order (ferrofluids and 2D assemblies) are presented. Magnetic colloids of monodispersed, passivated, cobalt nanocrystals were produced by the rapid pyrolysis of cobalt carbonyl in solution. The size, size distribution (std. dev.< 5%) and the shape of the nanocrystals were controlled by varying the surfactant, its concentration, the reaction rate and the reaction temperature. The Co particles are defect-free single crystals with a complex cubic structure related to the beta phase of manganese (epsilon-Co). In the 2D assembly, a collective behavior was observed in the low-field susceptibility measurements where the magnetization of the zero field cooled process increases steadily and the magnetization of the field cooling process is independent the temperature. This was different from the observed behavior in a sample comprised of disordered interacting particles. A strong paramagnetic contribution appears at very low temperatures where the magnetization increases drastically after field cooling the sample. This has been attributed to the Co surfactant-particle interface since no magnetic atomic impurities are present in these samples.

Top-gate microcrystalline silicon TFTs processed at low temperature (<200ºC)

N-type as well P-type top-gate microcrystalline silicon thin film transistors (TFTs) are fabricated on glass substrates at a maximum temperature of 200 °C. The active layer is an undoped μc-Si film, 200 nm thick, deposited by Hot-Wire Chemical Vapor. The drain and source regions are highly phosphorus (N-type TFTs) or boron (P-type TFTs)-doped μc-films deposited by HW-CVD. The gate insulator is a silicon dioxide film deposited by RF sputtering. Al-SiO 2-N type c-Si structures using this insulator present low flat-band voltage,-0.2 V, and low density of states at the interface D it=6.4×10 10 eV -1 cm -2. High field effect mobility, 25 cm 2/V s for electrons and 1.1 cm 2/V s for holes, is obtained. These values are very high, particularly the hole mobility that was never reached previously.

Desenvolupament d'interfícies HW per a FPGA des de Matlab

Aquest projecte consisteix en el desenvolupament d’estructures hardware digitals, sintetitzables sobre FPGA i realitzades des d’un entorn gràfic de disseny a nivell de sistema (alt nivell). S'ha escollit el Simulink (entorn gràfic que treballa sobre el software matemàtic Matlab de Mathworks) com a entorn de disseny, i que gràcies a la interfície proporcionada per Altera (DSPBuilder) és capaç de generar codi VHDL sintetitzable. Concretament ens centrarem en la gestió d’un sistema capturador d'imatges de comptadors del cabal d'aigua, en el qual volem fer la caracterització del comptador. Aquest capturador consta bàsicament d'un sensor d'imatge i una FPGA. En aquesta caracterització el que es pretén es ajustar els diferents paràmetres del sistema per fer que la lectura sigui òptima per a cada model de comptador que existeixen al mercat, com ara l'exposició del sensor, el guany d'un color, la realització d'un filtrat de la imatge, etc.

Disseny d'un sistema HW/SW de control remot amb dispositius FPGA

El projecte que es presenta a continuació, té com a objectiu implementar un sistema HW/SW encastat en una FPGA, capaç d’executar funcions de control remot per infraroig en plataformes de televisió flexibles de Sony Corp. El disseny obtingut, s’incorporarà a un sistema més ampli de verificació i test de circuits impresos, dins del marc de producció SMD. La finalitat d’aquest projecte, és la realització d’un sistema flexible per a la implementació de comandaments de comunicació per infraroig amb circuits impresos. Prèviament, s’ha estudiat els conceptes bàsics referents a la implementació de sistemes amb FPGAs, la seva metodologia de desenvolupament i les principals característiques de la seva arquitectura. Com a especificacions, s’ha utilitzat l’estàndard de control remot per infraroig de Sony Corp SIRCS (Sony Infrared remote control system).

Computation of an integral basis of a quartic number field

"Vegeu el resum a l'inici del document del fitxer adjunt."

Computation of an integral basis of quartic number field

"Vegeu el resum a l'inici del document del fitxer ajunt."

A functional equation related to the product in a quadratic number field

"Vegeu el resum a l'inici del document del fitxer adjunt."

Diseño y desarrollo de un equipo de caracterización de ISFET para la medida de analitos iónicos

En este proyecto se desarrolla una unidad de medida para investigar la cuantificación de la concentración de analitos iónicos en análisis clínico mediante sensores ISFET. Para su desarrollo se precisa de un elemento que simule el comportamiento de un ISFET por lo que también se desarrolla un simulador de ISFET. Para realizar la unidad de medida se diseñan unos circuitos SMU que permiten polarizar en tensión y medir la corriente de cada terminal de un ISFET y del electrodo de referencia que actúa de puerta. El simulador se realiza con un MOSFET de la misma geometría que el ISFET y dos generadores de tensión programables. Desarrollados y validados los circuitos correspondientes, obtenemos unos excelentes resultados en el simulador que se revela de gran utilidad para la puesta en marcha de la unidad de medida, la cual ofrece unos resultados bastante buenos, si bien se aprecian ciertas corrientes de fuga que no permiten alcanzar toda la exactitud que se pretendía. Ello es debido a los circuitos impresos que deberán ser mejorados hasta conseguir la exactitud deseada. Sin embargo pueden darse por válidos los circuitos de medida diseñados.

Desarrollo de un sistema integrado de navegación inercial: interfície IMU + FPGA

Els sistemes automatitzats que requereixen d’un control d’estabilitat o moviment es poden trobar cada cop en més àmbits. Aplicacions UAV o de posicionament global són les més comunes per aquest tipus de sistemes, degut a que necessiten d’un control de moviment molt precís. Per a dur a terme aquest procés s’utilitzen unitats de mesura inercial, que mitjançant acceleròmetres i giroscopis degudament posicionats, a més a més d’una correcció del possible error que puguin introduir aquests últims, proporcionen una acceleració i una velocitat angular de les quals es pot extreure el camí efectuat per aquestes unitats. La IMU, combinada amb un GPS i mitjançant un filtre de Kalman, proporcionen una major exactitud , a més d’un punt de partida (proporcionat per el GPS), un recorregut representable en un mapa y, en el cas de perdre la senyal GPS, poder seguir adquirint dades de la IMU. Aquestes dades poden ser recollides i processades per una FPGA, que a la vegada podem sincronitzar amb una PDA per a que l’usuari pugui veure representat el moviment del sistema. Aquest treball es centra en el funcionament de la IMU i l’adquisició de dades amb la FPGA. També introdueix el filtre de Kalman per a la correcció de l’error dels sensors.