Configuración de la entrada/salida paralela para el cómputo de altas prestaciones

La E/S Paralela es un área de investigación que tiene una creciente importancia en el cómputo de Altas Prestaciones. Si bien durante años ha sido el cuello de botella de los computadores paralelos en la actualidad, debido al gran aumento del poder de cómputo, el problema de la E/S se ha incrementado y la comunidad del Cómputo de Altas Prestaciones considera que se debe trabajar en mejorar el sistema de E/S de los computadores paralelos, para lograr cubrir las exigencias de las aplicaciones científicas que usan HPC. La Configuración de la Entrada/Salida (E/S) Paralela tiene una gran influencia en las prestaciones y disponibilidad, por ello es importante “Analizar configuraciones de E/S paralela para identificar los factores claves que influyen en las prestaciones y disponibilidad de la E/S de Aplicaciones Científicas que se ejecutan en un clúster”. Para realizar el análisis de las configuraciones de E/S se propone una metodología que permite identificar los factores de E/S y evaluar su influencia para diferentes configuraciones de E/S formada por tres fases: Caracterización, Configuración y Evaluación. La metodología permite analizar el computador paralelo a nivel de Aplicación Científica, librerías de E/S y de arquitectura de E/S, pero desde el punto de vista de la E/S. Los experimentos realizados para diferentes configuraciones de E/S y los resultados obtenidos indican la complejidad del análisis de los factores de E/S y los diferentes grados de influencia en las prestaciones del sistema de E/S. Finalmente se explican los trabajos futuros, el diseño de un modelo que de soporte al proceso de Configuración del sistema de E/S paralela para aplicaciones científicas. Por otro lado, para identificar y evaluar los factores de E/S asociados con la disponibilidad a nivel de datos, se pretende utilizar la Arquitectura Tolerante a Fallos RADIC.

Caracterización de juegos basados en agentes móviles: diseño e implementación de un caso práctico y su incorporación en el programa docente de una asignatura de redes de computadores

En aquest projecte s'han classificat i posteriorment caracteritzat els jocs on la tecnologia d'agents mòbils és més òptima. Posteriorment s'ha dissenyat un core per al desenvolupament de jocs d'aquesta tipologia. Mitjançant aquest core s'han implementat el joc del Parchís i el joc del Nim. Aquest últim cas pràctic ha estat realitzat per a l'elaboració d'una pràctica per a l'assignatura de Xarxes de Computadors II. Gràcies als avantatges que ens oferix la tecnologia d'agents mòbils, com la tolerància a fallades i flexibilitat, hem demostrat amb aquest projecte que és òptim utilitzar aquesta tecnologia per a la implementació de jocs.

RADIC: un middleware de tolerancia a fallos que preserva el rendimiento

La tolerancia a fallos es una línea de investigación que ha adquirido una importancia relevante con el aumento de la capacidad de cómputo de los súper-computadores actuales. Esto es debido a que con el aumento del poder de procesamiento viene un aumento en la cantidad de componentes que trae consigo una mayor cantidad de fallos. Las estrategias de tolerancia a fallos actuales en su mayoría son centralizadas y estas no escalan cuando se utiliza una gran cantidad de procesos, dado que se requiere sincronización entre todos ellos para realizar las tareas de tolerancia a fallos. Además la necesidad de mantener las prestaciones en programas paralelos es crucial, tanto en presencia como en ausencia de fallos. Teniendo en cuenta lo citado, este trabajo se ha centrado en una arquitectura tolerante a fallos descentralizada (RADIC – Redundant Array of Distributed and Independant Controllers) que busca mantener las prestaciones iniciales y garantizar la menor sobrecarga posible para reconfigurar el sistema en caso de fallos. La implementación de esta arquitectura se ha llevado a cabo en la librería de paso de mensajes denominada Open MPI, la misma es actualmente una de las más utilizadas en el mundo científico para la ejecución de programas paralelos que utilizan una plataforma de paso de mensajes. Las pruebas iniciales demuestran que el sistema introduce mínima sobrecarga para llevar a cabo las tareas correspondientes a la tolerancia a fallos. MPI es un estándar por defecto fail-stop, y en determinadas implementaciones que añaden cierto nivel de tolerancia, las estrategias más utilizadas son coordinadas. En RADIC cuando ocurre un fallo el proceso se recupera en otro nodo volviendo a un estado anterior que ha sido almacenado previamente mediante la utilización de checkpoints no coordinados y la relectura de mensajes desde el log de eventos. Durante la recuperación, las comunicaciones con el proceso en cuestión deben ser retrasadas y redirigidas hacia la nueva ubicación del proceso. Restaurar procesos en un lugar donde ya existen procesos sobrecarga la ejecución disminuyendo las prestaciones, por lo cual en este trabajo se propone la utilización de nodos spare para la recuperar en ellos a los procesos que fallan, evitando de esta forma la sobrecarga en nodos que ya tienen trabajo. En este trabajo se muestra un diseño propuesto para gestionar de un modo automático y descentralizado la recuperación en nodos spare en un entorno Open MPI y se presenta un análisis del impacto en las prestaciones que tiene este diseño. Resultados iniciales muestran una degradación significativa cuando a lo largo de la ejecución ocurren varios fallos y no se utilizan spares y sin embargo utilizándolos se restablece la configuración inicial y se mantienen las prestaciones.

TFC Redes de computadores : filtro de páginas web

Aquest treball final de carrera consisteix en la creació d'un complement que afegeix noves característiques a un navegador conegut com Firefox produït i proporcionat pel Projecte Mozilla. Aquest projecte desenvolupa, implementa i promou el programari lliure. El complement consisteix en un filtre de pàgines web a nivell de contingut.

Diseño, implementación y evaluación de un juego educativo basado en puzles con Scaffolding orientado al aprendizaje de arquitectura de computadores

Las matriculaciones en el área de las Tecnologías de la Información y la Comunicación (TIC)están sufriendo un grave descenso en estos últimos años. Diversos estudios corroboran que la manera como se instruye al alumnado en estas áreas no es la adecuada y para resolver este problema se han investigado diversos métodos de aprendizaje basados en la teoríaConstructivista. En este sentido, los juegos educativos parecen ser una buena solución para implementar este tipo de metodologías, ya que además, se adecuan a las características y motivaciones de los estudiantes de hoy en día, y son una buena solución para enseñar conceptos complicados. Además, la integración de mecanismos de apoyo al aprendizaje (conocidos como,scaffolding) en los juegos educativos juega un importante papel ya que permite al alumnoguiarlo durante su proceso de aprendizaje. Teniendo en cuenta todo esto, este PFC se centra en el diseño e implementación de un juego educativo con scaffolding, regido por una metodología de aprendizaje basada en el Constructivismo para que los alumnos aprendan conceptos relacionados con arquitectura de computadores. Una vez completado el diseño, se evaluará el funcionamiento con diferentes alumnos y se analizarán los resultados obtenidos.

Implementació amb Visual Basic d'un algorisme per a encriptar i desencriptar

Treball de recerca realitzat per un alumne d’ensenyament secundari i guardonat amb un Premi CIRIT per fomentar l'esperit científic del Jovent l’any 2005. La criptografia és l’art d’escriure un llenguatge convingut, amb l’ús d’unes claus i de la seva operació inversa se’n diu criptoanalitzar. Els sistemes criptogràfics han estat emprats al llarg de la història. Actualment existeixen multituds de software i de hardware destinats a analitzar el tràfic de dades en xarxes de computadores. Encara que aquestes eines constitueixen un avenç en tècniques de seguretat i protecció, el seu ús indegut es al mateix temps un greu problema i una enorme font d’atacs a la intimitat dels seus usuaris i a la integritat dels seus propis sistemes. Des d’aquest punt de vista, s’explica com s’ha dissenyat dos aplicacions informàtiques per encriptar i desencriptar.

Simulació d'arquitectures VLIW

L'objectiu d'aquest projecte es dissenyar i implementar en Java una interfície gràfica que permeti simular l'arquitectura VLIW. Ha d'interactuar amb un simulador ja existent, VEX, i amb l'usuari. VEX permet analitzar, desenvolupar i depurar codi escrit en C sobre un processador VLIW configurable, des dels recursos hardware fíns al comportament de la "caché". L'interfície gràfica desenvolupada es diu JavaVEX. Té el gran avantatge d'evitar la introducció de les comandes de text que necesita VEX perquè son substituïdes per elements. És una eina més intuïtiva, ràpida i eficient. JavaVEX mostra informació sobre el codi C traduït a instruccions VLIW de fins a 4 operacions. També mostra els resultats de les instrucciones VLIW simulades. JavaVEX s'ha incorporat a un LiveCD. Així es pot executar l'aplicació sobre qualsevol ordinador. La finalitat docent de JavaVEX és ser utilitzada en les pràctiques de l'assignatura Arquitectura per a Computadors 2.

Enabling dCache to use preexistent mass storage systems

A mesura que la investigació depèn cada vegada més dels computadors, l'emmagatzematge de dades comença a convertir-se en un recurs escàs per als projectes, i suposa una gran part del cost total. Alguns projectes intenten resoldre aquest problema emprant emmagatzament distribuït. És doncs necessari que alguns centres proveeixin de grans quantitats d'emmagatzematge massiu de baix cost basat en cintes magnètiques. L'inconvenient d'aquesta solució és que el rendiment disminueix, particularment a l'hora de tractar-se de grans quantitats d'arxius petits. El nostre objectiu és crear un híbrid entre un sistema d'alt cost i rendiment basat en discs, i un de baix cost i rendiment basat en cintes. Per això, unirem dCache, un sistema d'emmagatzematge distribuït, amb Castor, un sistema d'emmagatzematge jeràrquic, creant sistemes de fitxers virtuals que contindran grans quantitats d'arxius petits per millorar el rendiment global del sistema.

New FFT/IFFT Factorizations with Regular Interconnection Pattern Stage-to-Stage Subblocks

Les factoritzacions de la FFT (Fast Fourier Transform) que presenten un patró d’interconnexió regular entre factors o etapes son conegudes com algorismes paral·lels, o algorismes de Pease, ja que foren originalment proposats per Pease. En aquesta contribució s’han desenvolupat noves factoritzacions amb blocs que presenten el patró d’interconnexió regular de Pease. S’ha mostrat com aquests blocs poden ser obtinguts a una escala prèviament seleccionada. Les noves factoritzacions per ambdues FFT i IFFT (Inverse FFT) tenen dues classes de factors: uns pocs factors del tipus Cooley-Tukey i els nous factors que proporcionen la mateix patró d’interconnexió de Pease en blocs. Per a una factorització donada, els blocs comparteixen dimensions, el patró d’interconnexió etapa a etapa i a més cada un d’ells pot ser calculat independentment dels altres.

RADIC II: a fault tolerant architecture with flexible dynamic redundancy

The demand for computational power has been leading the improvement of the High Performance Computing (HPC) area, generally represented by the use of distributed systems like clusters of computers running parallel applications. In this area, fault tolerance plays an important role in order to provide high availability isolating the application from the faults effects. Performance and availability form an undissociable binomial for some kind of applications. Therefore, the fault tolerant solutions must take into consideration these two constraints when it has been designed. In this dissertation, we present a few side-effects that some fault tolerant solutions may presents when recovering a failed process. These effects may causes degradation of the system, affecting mainly the overall performance and availability. We introduce RADIC-II, a fault tolerant architecture for message passing based on RADIC (Redundant Array of Distributed Independent Fault Tolerance Controllers) architecture. RADIC-II keeps as maximum as possible the RADIC features of transparency, decentralization, flexibility and scalability, incorporating a flexible dynamic redundancy feature, allowing to mitigate or to avoid some recovery side-effects.

Políticas de encaminamiento tolerantes a fallos

El uso intensivo y prolongado de computadores de altas prestaciones para ejecutar aplicaciones computacionalmente intensivas, sumado al elevado número de elementos que los componen, incrementan drásticamente la probabilidad de ocurrencia de fallos durante su funcionamiento. El objetivo del trabajo es resolver el problema de tolerancia a fallos para redes de interconexión de altas prestaciones, partiendo del diseño de polí­ticas de encaminamiento tolerantes a fallos. Buscamos resolver una determinada cantidad de fallos de enlaces y nodos, considerando sus factores de impacto y probabilidad de aparición. Para ello aprovechamos la redundancia de caminos de comunicación existentes, partiendo desde enfoques de encaminamiento adaptativos capaces de cumplir con las cuatro fases de la tolerancia a fallos: detección del error, contención del daño, recuperación del error, y tratamiento del fallo y continuidad del servicio. La experimentación muestra una degradación de prestaciones menor al 5%. En el futuro, se tratará la pérdida de información en tránsito.

Manejo de históricos en clusters

CISNE es un sistema de cómputo en paralelo del Departamento de Arquitectura de Computadores y Sistemas Operativos (DACSO). Para poder implementar políticas de ordenacción de colas y selección de trabajos, este sistema necesita predecir el tiempo de ejecución de las aplicaciones. Con este trabajo se pretende proveer al sistema CISNE de un método para predecir el tiempo de ejecución basado en un histórico donde se almacenarán todos los datos sobre las ejecuciones.

La revolución energética cubana en la UCLV: ¿un paso en el camino hacia la sostenibilidad?. Parte I: Análisis de los impactos ambientales

La Revolución Energética Cubana (REC) surge de las necesidades de resolver la situación social y económica de Cuba, sumergida en una crisis energética con constantes apagones que limitaban por completo todo desarrollo del país. La REC (2006) se basa en los principios de la autosuficiencia energética, el ahorro y uso racional de la energía, y el incremento de la eficiencia en todos los aspectos. En el presente trabajo se realiza el análisis de la sostenibilidad socio-ambiental de la REC en la Universidad Central Marta Abreu de Las Villas (UCLV), ubicada en Santa Clara (Cuba). La valoración se ha efectuado mediante el análisis de los impactos ambientales y sociales en dos estudios paralelos que se complementan aplicando la técnica de conmensurabilidad débil. El conjunto de los programas de la REC han propiciado mejoras en el suministro eléctrico y en el ahorro energético, disminuyendo en un 44% las emisiones de CO2, a pesar del incremento en la actividad docente y en la flota de equipos. Las medidas adoptadas han incidido en la calidad de la docencia, las condiciones de vida, la concienciación y la participación de la población, dando lugar a un impacto social positivo. De esta manera, el balance global de la REC es positivo ya que ha permitido el desarrollo de la UCLV sin incrementar los impactos ambientales, por lo que se puede considerar un paso en el camino hacia la sostenibilidad socio-ambiental.

La revolución energética cubana en la UCLV: ¿un paso en el camino hacia la sostenibilidad?. Parte II: Análisis de los impactos sociales

La Revolución Energética Cubana (REC) surge de las necesidades de resolver la situación social y económica de Cuba, sumergida en una crisis energética con constantes apagones que limitaban por completo el desarrollo del país. La REC (2006) es un conjunto de medidas basadas en los principios de la autosuficiencia energética, el ahorro y uso racional de la energía, y el incremento de la eficiencia en todos los aspectos. En el presente trabajo se realiza el análisis de la sostenibilidad socio-ambiental de la REC en la Universidad Central Marta Abreu de las Villas (UCLV), ubicada en Santa Clara (Cuba). La valoración se ha efectuado mediante el análisis de los impactos ambientales y sociales en dos estudios paralelos que se complementan aplicando la técnica de conmensurabilidad débil. El conjunto de los programas de la REC han propiciado mejoras en el suministro eléctrico y en el ahorro energético, disminuyendo en un 30% las emisiones de CO2, a pesar del incremento en la actividad docente y en la flota de equipos, en la universidad. Las medidas adoptadas han incidido en la calidad de la docencia, las condiciones de vida, la concienciación y la participación de la población, dando lugar a un impacto social positivo. De esta manera, el balance global de la REC se califica de positivo ya que ha permitido el desarrollo de la UCLV sin incrementar los impactos ambientales, por lo que se puede considerar un paso en el camino hacia la sostenibilidad socio-ambiental.

Alineamiento múltiple de secuencias con T-Coffee: una aproximación paralela

Las aplicaciones de alineamiento múltiple de secuencias son prototipos de aplicaciones que requieren elevada potencia de cómputo y memoria. Se destacan por la relevancia científica que tienen los resultados que brindan a investigaciones científicas en el campo de la biomedicina, genética y farmacología. Las aplicaciones de alineamiento múltiple tienen la limitante de que no son capaces de procesar miles de secuencias, por lo que se hace necesario crear un modelo para resolver la problemática. Analizando el volumen de datos que se manipulan en el área de las ciencias biológica y la complejidad de los algoritmos de alineamiento de secuencias, la única vía de solución del problema es a través de la utilización de entornos de cómputo paralelos y la computación de altas prestaciones. La investigación realizada por nosotros tiene como objetivo la creación de un modelo paralelo que le permita a los algoritmos de alineamiento múltiple aumentar el número de secuencias a procesar, tratando de mantener la calidad en los resultados para garantizar la precisión científica. El modelo que proponemos emplea como base la clusterización de las secuencias de entrada utilizando criterios biológicos que permiten mantener la calidad de los resultados. Además, el modelo se enfoca en la disminución del tiempo de cómputo y consumo de memoria. Para presentar y validar el modelo utilizamos T-Coffee, como plataforma de desarrollo e investigación. El modelo propuesto pudiera ser aplicado a cualquier otro algoritmo de alineamiento múltiple de secuencias.