Disseny, implementació i avaluació d'un joc tangible basat en puzles per a l'aprenentatge d'arquitectura d'ordinadors

Actualment existeix una falta d'interès per part dels estudiants a l'àrea de les enginyeries en Tecnologies de la Informació i la Comunicació (TIC) que es pot veure reflectida en el descens de les matriculacions universitàries en aquest àmbit. Aquest fet està relacionat amb que la nova generació d‟estudiants està constantment en contacte amb tota mena d'aparells tecnològics estimulants i a l‟hora de l‟estudi poden sofrir una falta d‟interès per l‟ús d‟una metodologia d'aprenentatge més tradicional. En aquest sentit s'ha investigat que l‟ús de jocs com a eina educativa pot ser una bona solució per afrontar aquesta falta d'interès. No obstant això, actualment no existeixen gaires jocs destinats a aprendre conceptes relacionats amb les enginyeries TIC i que proporcionin als estudiants els mecanismes d'ajuda necessaris per donar-los suport durant l'aprenentatge d‟aquests nous conceptes. En aquest projecte es desenvoluparà un joc educatiu per a estudiants amb l‟objectiu de proporcionar uns primers coneixements sobre les TIC. Per una banda, per al disseny del joc s‟utilitzarà un model conceptual que defineix els elements necessaris per a dissenyar jocs basats en resoldre puzles. A més, aquest model conceptual permet el disseny no només de jocs per a PCs, sinó també de jocs tangibles i exploratius (mitjançant tecnologia mòbil). En el nostre cas, ens centrarem en la implementació d‟un joc tangible. Per altra banda, pel que fa a la implementació, tindrem en compte l‟estàndard educatiu d‟IMS Learning Design, demostrant d‟aquesta manera que aquest tipus de jocs es poden beneficiar dels avantatges que aporten els estàndards educatius. Per tant, en aquest PFC es dissenyarà i implementarà un joc tangible basat en puzles dintre de l‟àrea d‟arquitectura d‟ordinadors. El joc constarà de tres mini-jocs que es presentaran com jocs de realitat augmentada amb el suport d‟un ordinador i unes peces físiques amb les que interactuaran els usuaris. El sistema proporcionarà un sistema d‟ajuda i un sistema de puntuació. Per últim, avaluarem el joc en un centre escolar amb estudiants de 4t d‟ESO amb la finalitat d'analitzar les valoracions dels estudiants respecte el joc i les pistes proporcionades.

Arquitectura técnica, innovaciones y beneficios de Exadata

La memoria presenta las características técnicas de Exadata, resume las mejoras obtenidas en rendimiento y escalabilidad con casos de clientes y asocia las novedades tecnológicas con las mejoras de rendimiento y escalabilidad observadas. Adicionalmente, se resumen las características de otros appliances para bases de datos y se compara a Exadata, desde el punto de vista económico, con la arquitectura tradicional para servidores de bases de datos.

Una extensió de LaCOLLA : abstracció de processament

En aquest PFC s'estudia la possibilitat d'estendre LaCOLLA dotant-la d'abstracció de processament: es tracta d?oferir a les aplicacions la possibilitat d'utilitzar els recursos del grup per a executar processos de la manera més eficient i segura possible, sense que les aplicacions s'hagin de preocupar d'on i quan s'executen aquests processos.

Ensumeitor : analitzador gràfic del tràfic d'una xarxa informàtica en entorn GNU

El present Treball de Fi de Carrera es troba emmarcat dins de l'àrea de Xarxes de Computadors i consisteix, bàsicament, a fer una aplicació gràfica, en entorn GNU, que permeti analitzar el tràfic d'una xarxa informàtica. És el que s'anomena un Sniffer.

Desarrollo CUDA en Java y Python

Análisis de desarrollo paralelo CUDA en lenguajes Java y Python, utilizando JCuda, RootBeer, PyCuda y Anaconda Accelerate.

Disseny i implementació d'un clúster high performance computing

Clúster format per una màquina principal HEAD Node més 19 nodes de càlcul de la gama SGI13 Altix14 XE Servers and Clusters, unides en una topologia de màster subordinat, amb un total de 40 processadors Dual Core i aproximadament 160Gb de RAM.

Gridifying IBM's Generic Log Adapter to Speed-Up the Processing of Log Data

Peer-reviewed

An architecture for decentralized service deployment

Peer-reviewed

Desarrollo de una tienda virtual en una arquitectura distribuída

Al llarg d'aquest treball es presenten les tecnologies i els processos que s'han fet servir en la construcció de l'esmentada botiga virtual i el seu gestor. L'objectiu és crear un programari flexible, portable, reutilitzable, d'alt rendiment i intel·ligible

Hacia la arquitectura de la información 3.0: pasado, presente y futuro

La arquitectura de la información (IA), aunque presente en cierta manera desde hace más de 50 años, ha tomado especial relevancia con la llegada de la Web y el aumento de la cantidad de información a nuestro alcance. La disciplina cuenta ya con unos pilares claros, que se fundamentan en los contenidos gestionados pero sobre todo en los usuarios, sin olvidar su contexto. También se identifica una serie de componentes a combinar a la hora de elaborar una IA y una metodología básica. Pero la cantidad de información a nuestro alcance no para de crecer, así que se continúa innovando en nuevas formas de organización, buscadores más eficaces o tecnologías de web semántica que permiten a los ordenadores encargarse de la parte menos creativa de enfrentarse a esa avalancha de información.

Arquitectura wormhole per a una NoC 2D-Mesh

Aquest projecte presenta la implementació d'un disseny, i la seva posterior síntesi en una FPGA, d'una arquitectura de tipus wormhole packet switching per a una infraestructura de NetWork-On-Chip amb una topologia 2D-Mesh. Agafant un router circuit switching com a punt de partida, s'han especificat els mòduls en Verilog per tal d'obtenir l'arquitectura wormhole desitjada. Dissenyar la màquina de control per governar els flits que conformen els paquets dins la NoC,i afegir les cues a la sortida del router (outuput queuing) són els punts principals d'aquest treball. A més, com a punt final s'han comparat ambdues arquitectures de router en termes de costos en àrea i en memòria i se n’han obtingut diverses conclusions i resultats experimentals.

El canon de la arquitectura residencial barcelonesa 1940-1960

Este es un proyecto para el desarrollo de una tesis de introducción a una serie de proyectos de edificios de viviendas en Barcelona, con la característica común de encontrarse éstos entre medianeras, en un modelo de ciudad compacta. Lo que interesa desvelar en este estudio es la búsqueda de un canon en las obras residenciales de la época 1940-1960. La inserción de la arquitectura residencial moderna en el modelo de ciudad tradicional. El estudio se centra en el análisis detallado del legado arquitectónico de los años que van de la posguerra hasta el inicio de la autarquía, desmontando los modelos hasta descubrir las características esenciales de los ejemplos, casi podríamos decir canónicos, de una manera de proyectar y de construir para un grupo social muy concreto: la clase acomodada de Barcelona.

Arquitectura corporativa de web services

Este proyecto consiste en la realización de un sistema informático que se encargue de ampliar la red comercial de una compañía de seguros a través de Internet. Para ello se utiliza la tecnología de web services, que nos permite efectuar transacciones de datos de manera rápida, fiable y segura. El web service que se ha diseñado se encarga de resolver y dar respuesta tanto a peticiones de solicitud de precios como de emisión de pólizas en varios ramos. El objetivo es ofrecer al cliente final un método sencillo y próximo de cotización y emisión de seguros.

Analyzing the effects of transient faults into applications

As computer chips implementation technologies evolve to obtain more performance, those computer chips are using smaller components, with bigger density of transistors and working with lower power voltages. All these factors turn the computer chips less robust and increase the probability of a transient fault. Transient faults may occur once and never more happen the same way in a computer system lifetime. There are distinct consequences when a transient fault occurs: the operating system might abort the execution if the change produced by the fault is detected by bad behavior of the application, but the biggest risk is that the fault produces an undetected data corruption that modifies the application final result without warnings (for example a bit flip in some crucial data). With the objective of researching transient faults in computer system’s processor registers and memory we have developed an extension of HP’s and AMD joint full system simulation environment, named COTSon. This extension allows the injection of faults that change a single bit in processor registers and memory of the simulated computer. The developed fault injection system makes it possible to: evaluate the effects of single bit flip transient faults in an application, analyze an application robustness against single bit flip transient faults and validate fault detection mechanism and strategies.