Desenvolupament d'una xarxa de sensors i actuadors sense fils de propòsit industrial

Aquesta memòria de projecte final de carrera és un estudi i implementació bàsica de l’estat actual en quant a les tecnologies/protocols sense fils existents, en particular centrat en ZigBee sobre la plataforma CC2430 de Texas Instruments, per a una aplicació industrial amb una taxa de transferència de dades baixa, que no presenta un alt grau de complexitat, però que requereix gran versatilitat i fiabilitat.

Monitor EMG con conexión inalámbrica

El sistema desarrollado en este trabajo permite la detección de fatiga del músculo de un paciente. Las señales electromiográficas generadas por el músculo son detectadas mediante electrodos superficiales, que sirven de entrada al circuito hacia los diferentes canales de entrada. Tras una primera etapa de amplificación, las señales son filtradas por un filtro pasabanda. Las señales acondicionadas se digitalizan mediante un conversor analógico digital que está conectado a un microcontrolador. Éste establece la comunicación con el PC enviándole los datos a través del puerto serie. Finalmente, mediante un programa implementado en Labview se procesan los datos y se determina la existencia o no de fatiga muscular.

Disseny d'un sistema HW/SW de control remot amb dispositius FPGA

El projecte que es presenta a continuació, té com a objectiu implementar un sistema HW/SW encastat en una FPGA, capaç d’executar funcions de control remot per infraroig en plataformes de televisió flexibles de Sony Corp. El disseny obtingut, s’incorporarà a un sistema més ampli de verificació i test de circuits impresos, dins del marc de producció SMD. La finalitat d’aquest projecte, és la realització d’un sistema flexible per a la implementació de comandaments de comunicació per infraroig amb circuits impresos. Prèviament, s’ha estudiat els conceptes bàsics referents a la implementació de sistemes amb FPGAs, la seva metodologia de desenvolupament i les principals característiques de la seva arquitectura. Com a especificacions, s’ha utilitzat l’estàndard de control remot per infraroig de Sony Corp SIRCS (Sony Infrared remote control system).

Memòria de recerca: paral·lelització dels diccionaris de la Standard Template Library de C++

Estudi elaborat a partir d’una estada a la Universität Karlsruhe entre gener i maig del 2007. Les biblioteques d’estructures de dades defineixen interfícies i implementen algorismes i estructures de dades fonamentals. Un exemple n’és la Satandard Template Library (STL ), que forma part del llenguatge de programació C++. En el marc d’una tesi, s’està treballant per obtenir implementacions més eficients i/o versàtils d’alguns components de la STL. Per a fer-ho s’utilitzen tècniques de la enginyeria d’algorismes. En particular, s’integra el coneixement de la comunitat algorítmica i es té en consideració la tecnologia existent. L’acció durant l’estada s’ha emmarcat en el desenvolupament la Multi Core STL (MCSTL ). La MCSTL és una implementació paral•lela de la STL per a màquines multi-core. Les màquines multi-core són actualment l’únic tipus de màquina disponible al mercat. Per tant, tot i que el paral•lelisme obtingut no sigui òptim, és preferible a tenir els processadors esperant, ja que , la tendència és que el nombre de processadors per computador augmenti.

Object recognition for autonomous objects: comparison of two approaches

Report for the scientific sojourn at the Swiss Federal Institute of Technology Zurich, Switzerland, between September and December 2007. In order to make robots useful assistants for our everyday life, the ability to learn and recognize objects is of essential importance. However, object recognition in real scenes is one of the most challenging problems in computer vision, as it is necessary to deal with difficulties. Furthermore, in mobile robotics a new challenge is added to the list: computational complexity. In a dynamic world, information about the objects in the scene can become obsolete before it is ready to be used if the detection algorithm is not fast enough. Two recent object recognition techniques have achieved notable results: the constellation approach proposed by Lowe and the bag of words approach proposed by Nistér and Stewénius. The Lowe constellation approach is the one currently being used in the robot localization project of the COGNIRON project. This report is divided in two main sections. The first section is devoted to briefly review the currently used object recognition system, the Lowe approach, and bring to light the drawbacks found for object recognition in the context of indoor mobile robot navigation. Additionally the proposed improvements for the algorithm are described. In the second section the alternative bag of words method is reviewed, as well as several experiments conducted to evaluate its performance with our own object databases. Furthermore, some modifications to the original algorithm to make it suitable for object detection in unsegmented images are proposed.

Simulations of parasitic and intrinsic capacitances related to Multiple-Gate-Field-Effect Transistor architectures

Report for the scientific sojourn carried out at the Université Catholique de Louvain, Belgium, from March until June 2007. In the first part, the impact of important geometrical parameters such as source and drain thickness, fin spacing, spacer width, etc. on the parasitic fringing capacitance component of multiple-gate field-effect transistors (MuGFET) is deeply analyzed using finite element simulations. Several architectures such as single gate, FinFETs (double gate), triple-gate represented by Pi-gate MOSFETs are simulated and compared in terms of channel and fringing capacitances for the same occupied die area. Simulations highlight the great impact of diminishing the spacing between fins for MuGFETs and the trade-off between the reduction of parasitic source and drain resistances and the increase of fringing capacitances when Selective Epitaxial Growth (SEG) technology is introduced. The impact of these technological solutions on the transistor cut-off frequencies is also discussed. The second part deals with the study of the effect of the volume inversion (VI) on the capacitances of undoped Double-Gate (DG) MOSFETs. For that purpose, we present simulation results for the capacitances of undoped DG MOSFETs using an explicit and analytical compact model. It monstrates that the transition from volume inversion regime to dual gate behaviour is well simulated. The model shows an accurate dependence on the silicon layer thickness,consistent withtwo dimensional numerical simulations, for both thin and thick silicon films. Whereas the current drive and transconductance are enhanced in volume inversion regime, our results show thatintrinsic capacitances present higher values as well, which may limit the high speed (delay time) behaviour of DG MOSFETs under volume inversion regime.

Diseño cooperativo de un sistema de comunicaciones por satélite basado en diversidad espacial

En este proyecto se han presentado los modelos de distribución de canal más comunes que se puede encontrar una señal en una transmisión. Seguidamente se ha presentado el concepto de diversidad en comunicaciones inalámbricas terrestres y se ha trasladado el escenario a comunicaciones por satélite. Para analizar la calidad de los enlaces con diversidad se ha realizado un simulador, con Matlab, que modele la estructura básica de un sistema de comunicaciones (emisor, canal y receptor). Simulando las comunicaciones entre los diferentes sistemas de diversidad se ha podido comparar la calidad de cada enlace. El modelo Alamouti ha presentado una robustez y una baja probabilidad de error que hacen que sea la mejor elección a la hora de diseñar un sistema de diversidad para comunicaciones por satélite. Utiliza la diversidad de canal para aprovechar cada pizca de señal que recibe y así poder descifrar el mensaje enviado.

Diseño de filtros basados en resonadores de onda acústica

En este trabajo veremos cómo diseñar filtros basados en resonadores de onda acústica, concretamente CRF (Coupled Resonator Filter) que incorporan un acoplamiento acústico entre los resonadores apilados. Para ello veremos la teoría ya planteada para este tipo de tecnología y partiremos de ella para diseñar CRF de órdenes mayores a los ya existentes, que permitan obtener unas altas prestaciones con un alto grado de miniaturización, algo que todavía no estaba desarrollado formalmente. Además, se pretende introducir la posibilidad de incorporar los CRF asimétricos a configuraciones CRF ya realizadas, de forma que mejoren las prestaciones debido a la inclusión de ceros de transmisión en la respuesta.

Diseño e implementación de un receptor multifrecuencia basado en muestreo paso banda aplicado al sistema Galileo

Este trabajo tiene como objetivo diseñar e implementar un receptor multifrecuencia requerido para aplicaciones Galileo centradas a realizar correcciones de errores y estudios de la ionosfera. Estas características obligan a buscar alternativas respecto los receptores superheterodinos convencionales dado que para éstos los retardos de propagación entre las diferentes bandas de interés son inaceptables. Por ello, se presenta un receptor basado en la técnica de muestreo paso banda, que permite trasladar el espectro mediante el conversor ADC a través de un aliasing intencionado, eliminando así los retardos de propagación entre bandas de interés, dado que todas se albergan en un mismo canal. En este trabajo nos hemos centrado únicamente en las etapas críticas del receptor presentado, siendo éstas la etapa de filtrado y conversión digital. La etapa de filtrado requerirá filtros muy selectivos, ya que el ruido existente fuera de banda se solapará a nuestra banda de interés, degradando la SNR del sistema a medida que tenga más potencia. Esta etapa se ha realizado mediante una estructura duplexora conjuntamente con dos filtros de líneas acopladas. La etapa de conversión se ha realizado fabricando el layout de un conversor comercial, del cual se ha validado el correcto funcionamiento para la aplicación requerida.

Diseño de antenas UHF para aplicaciones RFID

Aquest projecte es basa en l'estudi, disseny i avaluació d'antenes per a aplicacions RFID a la banda UHF. Les etiquetes RFID estan compostes per un xip i una antena que han de presentar una bona adaptació per a aconseguir màxima transferència de potència. Els dos objectius principals en els diferents fases de disseny de cada antena han estat optimitzar les seves dimensions, i incrementar l'ample de banda.

Disseny i caracterització d'estructures RF amb printed electronics per a RFID

En els últims anys printed electronics està aixecant un gran interès entre la indústria electrònica. Aquest tipus de procés consisteix en imprimir circuits amb tècniques d'impressió convencionals utilitzant tintes conductores, resistives, dielèctriques o semiconductores sobre substrats flexibles de baix cost com paper o plàstic. Fer servir aquestes tècniques s'espera que suposi una reducció dels costos de producció degut a que és un procés totalment additiu el que fa que sigui més senzill i es redueixi la quantitat de material emprat. El disseny de dispositius bàsics com resistències, condensadors i bobines per posteriorment veure la relació entre simulacions i valors obtinguts ha ocupat la primera part del projecte. La segona s’ha centrat en fer prototips d’antenes per a RFID (Radio Frequency IDentification) amb la tecnologia que es disposa a CEPHIS (Centre de Prototips i Solucions Hardwre-Software). Tot això ha servit per caracteritzar la tecnologia de la que es disposa i saber en quins apartats s’ha de seguir treballant per aconseguir millors prestacions.

Diseño e implementación de un receptor GNSS multifrecuencia y multiconstelación

Este proyecto presenta el diseño, test y validación de una cabecera de recepción multiconstelación y multifrecuencia para Sistemas de Navegación Global por Satélite (GNSS). El receptor presentado ha sido diseñado para adquirir las bandas E5/L5 y E1/L1 de los sistemas Galileo y NAVSTAR-GPS. Para trasladar en frecuencia las dos bandas a la vez, se implementa un receptor con arquitectura superheterodina basado en un mezclador de rechazo a frecuencia imagen (IRM). Medidas de ambos sistemas han sido realizadas validando el correcto funcionamiento del receptor en la banda E1/L1. Para ello no sólo se han adquirido los satélites de la constelación GPS, sino que además se han adquirido con éxito los satélites GIOVE-A/B utilizados en la fase de validación en órbita del sistema europeo Galileo.

Experimentació amb un receptor software GPS-Galileo d'alta sensibilitat per a entorns interiors

Este proyecto se centra en el análisis de señales GPS, utilizando un receptor software desarrollado con Matlab en un proyecto de investigación para la Agencia Espacial Europea (ESA), llevado a cabo por parte del departamento de Telecomunicaciones e Ingeniería de Sistemas de la ETSE. Este software utiliza técnicas de procesado de señal de alta sensibilidad (HS-GNSS) que permite al usuario determinar su posición en entornos de difícil propagación como puede ser el caso de los escenarios interiores. Los datos experimentales se analizan en función del nivel de multipath que afecta a la señal de cada uno de los satélites, y la degradación que los escenarios interiores provocan en las señales, a causa del mobiliario, paredes, personas, etc. Para analizar los datos experimentales, se ha utilizado una métrica presentada en el congreso internacional EuCAP 2009, con la que es posible caracterizar las señales en función del nivel de multipath.

Desarrollo de una aplicación web para representación de datos de posicionamiento

En aquesta memòria s’explica el desenvolupament d’una eina útil que permet a l’usuari visualitzar en l’aplicació Google Maps les dades de posicionament captats en una sessió GPS. En aquest projecte, hem dissenyat una aplicació Web en la qual recollim les dades ingressades per l’usuari mitjançant un formulari. Un cop emmagatzemades aquestes dades en el servidor, la nostra eina hi executa l’aplicació encarregada del càlcul de les posicions. Aquesta és un script desenvolupat en MATLAB, que s’encarrega d’interpretar les dades subministrades per l’usuari, amb les quals es poden calcular les coordenades captades pel receptor GPS. Una vegada calculades, el software les emmagatzema en el servidor, en un arxiu .xml, que serà el que posteriorment interpretarà Google Maps gràcies al seu API. D’aquesta manera, l’usuari obtindrà el resultat visual de la sessió GPS que hagi decidit carregar sense necessitat des disposar de cap software específic per a la interpretació i el càlcul de les dades que hi ha capturat.

Optimització i implementació en Simulink de l'adquisició d'un senyal GPS amb blocs FFT

Aquest projecte es tracta de la optimització i la implementació de l’etapa d’adquisició d’un receptor GPS. També inclou una revisió breu del sistema GPS i els seus principis de funcionament. El procés d’adquisició s’ha estudiat amb detall i programat en els entorns de treball Matlab i Simulink. El fet d’implementar aquesta etapa en dos entorns diferents ha estat molt útil tant de cara a l’aprenentatge com també per la comprovació dels resultats obtinguts. El principal objectiu del treball és el disseny d’un model Simulink que es capaç d’adquirir una senyal capturada amb hardware real. En realitat, s’han fet dues implementacions: una que utilitza blocs propis de Simulink i l’altra que utilitza blocs de la llibreria Xilinx. D’aquesta manera, posteriorment, es facilitaria la transició del model a la FPGA utilitzant l’entorn ISE de Xilinx. La implementació de l’etapa d’adquisició es basa en el mètode de cerca de fase de codi en paral·lel, el qual empra la operació correlació creuada mitjançant la transformada ràpida de Fourier (FFT). Per aquest procés es necessari realitzar dues transformades (per a la senyal entrant i el codi de referència) i una antitransformada de Fourier (per al resultat de la correlació). Per tal d’optimitzar el disseny s’utilitza un bloc FFT, ja que tres blocs consumeixen gran part dels recursos d’una FPGA. En lloc de replicar el bloc FFT, en el model el bloc és compartit en el temps gràcies a l’ús de buffers i commutadors, com a resultat la quantitat de recursos requerits per una implementació en una FPGA es podria reduir considerablement.