Essential factors for control of the equilibrium in the reversible rearrangement of M3N@Ih-C80 fulleropyrrolidines: Exohedral functional groups versus endohedral metal clusters

The effects of exohedral moieties and endohedral metal clusters on the isomerization of M3N@Ih-C80 products from the Prato reaction through [1,5]-sigmatropic rearrangement were systematically investigated by using three types of fulleropyrrolidine derivatives and four different endohedral metal clusters. As a result, all types of derivatives provided the same ratios of the isomers for a given trimetallic nitride template (TNT) as the thermodynamic products, thus indicating that the size of the endohedral metal clusters inside C80 was the single essential factor in determining the equilibrium between the [6,6]-isomer (kinetic product) and the [5,6]-isomer. In all the derivatives, the [6,6]- and [5,6]-Prato adducts with larger metal clusters, such as Y3N and Gd3N, were equally stable, which is in good agreement with DFT calculations. The reaction rate of the rearrangement was dependent on both the substituent of exohedral functional groups and the endohedral metal-cluster size. Further DFT calculations and 13C NMR spectroscopic studies were employed to rationalize the equilibrium in the rearrangement between the [6,6]- and [5,6]-fulleropyrrolidines

Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.