Controlador Boundary-Scan

A crescente complexidade dos sistemas electrónicos associada a um desenvolvimento nas tecnologias de encapsulamento levou à miniaturização dos circuitos integrados, provocando dificuldades e limitações no diagnóstico e detecção de falhas, diminuindo drasticamente a aplicabilidade dos equipamentos ICT. Como forma de lidar com este problema surgiu a infra-estrutura Boundary Scan descrita na norma IEEE1149.1 “Test Access Port and Boundary-Scan Architecture”, aprovada em 1990. Sendo esta solução tecnicamente viável e interessante economicamente para o diagnóstico de defeitos, efectua também outras aplicações. O SVF surgiu do desejo de incutir e fazer com que os fornecedores independentes incluíssem a norma IEEE 1149.1, é desenvolvido num formato ASCII, com o objectivo de enviar sinais, aguardar pela sua resposta, segundo a máscara de dados baseada na norma IEEE1149.1. Actualmente a incorporação do Boundary Scan nos circuitos integrados está em grande expansão e consequentemente usufrui de uma forte implementação no mercado. Neste contexto o objectivo da dissertação é o desenvolvimento de um controlador boundary scan que implemente uma interface com o PC e possibilite o controlo e monitorização da aplicação de teste ao PCB. A arquitectura do controlador desenvolvido contém um módulo de Memória de entrada, um Controlador TAP e uma Memória de saída. A implementação do controlador foi feita através da utilização de uma FPGA, é um dispositivo lógico reconfiguráveis constituído por blocos lógicos e por uma rede de interligações, ambos configuráveis, que permitem ao utilizador implementar as mais variadas funções digitais. A utilização de uma FPGA tem a vantagem de permitir a versatilidade do controlador, facilidade na alteração do seu código e possibilidade de inserir mais controladores dentro da FPGA. Foi desenvolvido o protocolo de comunicação e sincronização entre os vários módulos, permitindo o controlo e monitorização dos estímulos enviados e recebidos ao PCB, executados automaticamente através do software do Controlador TAP e de acordo com a norma IEEE 1149.1. A solução proposta foi validada por simulação utilizando o simulador da Xilinx. Foram analisados todos os sinais que constituem o controlador e verificado o correcto funcionamento de todos os seus módulos. Esta solução executa todas as sequências pretendidas e necessárias (envio de estímulos) à realização dos testes ao PCB. Recebe e armazena os dados obtidos, enviando-os posteriormente para a memória de saída. A execução do trabalho permitiu concluir que os projectos de componentes electrónicos tenderão a ser descritos num nível de abstracção mais elevado, recorrendo cada vez mais ao uso de linguagens de hardware, no qual o VHDL é uma excelente ferramenta de programação. O controlador desenvolvido será uma ferramenta bastante útil e versátil para o teste de PCBs e outras funcionalidades disponibilizadas pelas infra-estruturas BS.

Using test infrastructures for (remote) online evaluation of the sensitivity to SEUs of FPGAs

This paper proposes an online mechanism that can evaluate the sensitivity of single event upsets (SEUs) of field programmable gate arrays (FPGAs). The online detection mechanism cyclically reads and compares the values form the external and internal configuration memories, taking into account the mask information. This remote detection method also signals any mismatch as a result of a SEU that affects both used and not-used FPGA parts, which maximizes the monitored area. By utilizing an external, Web-accessible controller that is connected to the test infrastructure, the possibility of running the same operation in a remote manner is enabled. Moreover, the need for a local memory to store the mask values is also eliminated.

Optimização das fugas pela boca durante o CPAP nasal: banda submentoniana versus máscara facial

Introdução: O CPAP nasal é o tratamento de eleição para os pacientes com Síndrome da Apneia Obstrutiva do Sono (SAOS). Com a máscara nasal podem ocorrer fugas de ar pela boca, que podem por em causa a aderência do paciente ao tratamento devido muitas vezes ao desconforto que provocam, ao aumento do trabalho respiratório e por afectarem a qualidade do sono. Objectivos: Este estudo tem como principal objectivo verificar a eficácia da banda submentoniana e da máscara facial na correcção das fugas pela boca em pacientes com SAOS. Métodos e Participantes: Uma amostra de conveniência de 15 pacientes (8 homens) com SAOS e a fazerem CPAP com máscara nasal, foi recrutada. Foram divididos em dois grupos A e B, onde no grupo A se colocou a banda submentoniana e no grupo B se alterou a interface para máscara facial. Medidas e Resultados: As variáveis avaliadas neste estudo foram as fugas, o IAH, o percentil 95 da pressão de tratamento, a Sa,O2 e os efeitos adversos das duas intervenções. O nível de fugas reduziu no grupo A de 38±11,27 para 24,55±14,30L/min (p=0,002) e no grupo B de 34,34±16,50 para 18,51±16,22L/min (p=0,008). O IAH aumentou no grupo B de 2,60±2,13 para 4,41±3,88 (p=0,016). Relativamente ao percentil 95 da pressão de tratamento aumentou nos dois grupos (Grupo A de 10,15±2,63 para 12,08±2,45cmH2O (p=0,008) e no Grupo B 10,51±1,88 para 12,64±1,29cmH2O (p=0,008)). A Sa,O2 mínima aumentou e o tempo<90% diminui no grupo A com p=0,008, p=0,031, respectivamente. Quanto ao uso auto-reportado verificaram-se poucos efeitos adversos, salientando-se apenas a facilidade de colocação da banda submentoniana, a secura da boca nos dois grupos, a pressão no queixo provocada pela banda e a dor no dorso do nariz provocada pela máscara facial. Conclusão: Ambas as estratégias provaram ser mais eficazes a reduzir a fuga que a máscara nasal. Foram bem toleradas e com poucos efeitos adversos.