Estudo das tensões interlaminares e rotura de elementos curvos em materiais compósitos

Este trabalho aborda o comportamento mecânico de elementos curvos em materiais compósitos aquando sujeitos a forças e momentos nas extremidades. Os modos de falha mais comuns são estudados em detalhe: falha transversal na matriz devido a tensões de flexão (tensões circunferenciais), ou falha por delaminagem devido as tensões interlaminares de tracção verificadas ao longo da espessura na região curva (tensões radiais). Inicialmente, faz-se uma abordagem sobre a influência de Z-Pins na resistência interlaminar, uma abordagem sobre os efeitos de bordo, e sobre tensões interlaminares com base em teorias Layerwise de ordem superior. Salienta-se, ainda, a importância do estudo feito com o World-Wide Failure Exercise (WWFE) (Hinton et al. 2004) na comunidade científica relacionada com o tema dos materiais compósitos. O presente trabalho, é essencialmente dividido em duas partes: modelos analíticos e modelos numéricos. São estudados provetes curvos, em forma de C (semicircular), geometria analisada por Ko e Jackson (1989); e em forma de L (cantoneira de abas iguais), analisados por Sun e Kelly (1988). Começa-se por fazer uma análise teórica, através da Teoria Multicamada, ao trabalho Ko e Jackson, autores da mesma. Analisou-se também, através desta teoria, a parte em quarto de círculo da viga estudada por Sun e Kelly. Após ter a solução analítica bem compreendida, essa teoria é aplicada ao principal estudo deste trabalho, um provete semicircular, usando os empilhamentos de Sun e Kelly. É ainda estudado, e aplicado a este último, o critério de falha em três dimensões (3D) proposto por Hashin (1980). Na segunda parte, é feita uma validação numérica dos três casos anteriores, com recurso ao software comercial de elementos finitos (EF), ANSYS. Estes estudos de EF têm a diferença, relativamente aos originais, de serem em 3D, podendo assim ser retiradas todas as tensões necessárias para se aplicar o critério de falha. No final, é feita uma comparação geral entre os resultados analíticos e numéricos.

Limiting Internal Supply Voltage Spikes in DC-DC Converters

Implementing monolithic DC-DC converters for low power portable applications with a standard low voltage CMOS technology leads to lower production costs and higher reliability. Moreover, it allows miniaturization by the integration of two units in the same die: the power management unit that regulates the supply voltage for the second unit, a dedicated signal processor, that performs the functions required. This paper presents original techniques that limit spikes in the internal supply voltage on a monolithic DC-DC converter, extending the use of the same technology for both units. These spikes are mainly caused by fast current variations in the path connecting the external power supply to the internal pads of the converter power block. This path includes two parasitic inductances inbuilt in bond wires and in package pins. Although these parasitic inductances present relative low values when compared with the typical external inductances of DC-DC converters, their effects can not be neglected when switching high currents at high switching frequency. The associated overvoltage frequently causes destruction, reliability problems and/or control malfunction. Different spike reduction techniques are presented and compared. The proposed techniques were used in the design of the gate driver of a DC-DC converter included in a power management unit implemented in a standard 0.35 mu m CMOS technology.