Développement de procédés technologiques pour une intégration 3D monolithique de dispositifs nanoélectroniques sur CMOS

Résumé : Le transistor monoélectronique (SET) est un dispositif nanoélectronique très attractif à cause de son ultra-basse consommation d’énergie et sa forte densité d’intégration, mais il n’a pas les capacités suffisantes pour pouvoir remplacer complètement la technologie CMOS. Cependant, la combinaison de la technologie SET avec celle du CMOS est une voie intéressante puisqu’elle permet de profiter des forces de chacune, afin d’obtenir des circuits avec des fonctionnalités additionnelles et uniques. Cette thèse porte sur l’intégration 3D monolithique de nanodispositifs dans le back-end-of-line (BEOL) d’une puce CMOS. Cette approche permet d’obtenir des circuits hybrides et de donner une valeur ajoutée aux puces CMOS actuelles sans altérer le procédé de fabrication du niveau des transistors MOS. L’étude se base sur le procédé nanodamascène classique développé à l’UdeS qui a permis la fabrication de dispositifs nanoélectroniques sur un substrat de SiO2. Ce document présente les travaux réalisés sur l’optimisation du procédé de fabrication nanodamascène, afin de le rendre compatible avec le BEOL de circuits CMOS. Des procédés de gravure plasma adaptés à la fabrication de nanostructures métalliques et diélectriques sont ainsi développés. Le nouveau procédé nanodamascène inverse a permis de fabriquer des jonctions MIM et des SET métalliques sur une couche de SiO2. Les caractérisations électriques de MIM et de SET formés avec des jonctions TiN/Al2O3 ont permis de démontrer la présence de pièges dans les jonctions et la fonctionnalité d’un SET à basse température (1,5 K). Le transfert de ce procédé sur CMOS et le procédé d’interconnexions verticales sont aussi développés par la suite. Finalement, un circuit 3D composé d’un nanofil de titane connecté verticalement à un transistor MOS est réalisé et caractérisé avec succès. Les résultats obtenus lors de cette thèse permettent de valider la possibilité de co-intégrer verticalement des dispositifs nanoélectroniques avec une technologie CMOS, en utilisant un procédé de fabrication compatible.

Un micro-bolomètre supraconducteur: de la conception à l'utilisation au laboratoire

Pour augmenter sa compréhension du monde qui l’entoure, le physicien moderne ne cesse de travailler au développement d’outils théoriques ou expérimentaux pour l’aider à répondre à ses questions fondamentales. Une partie de ces chercheurs tente de répondre à une question bien définie, mais simultanément très vague : qu’est-ce que le bruit électro- nique? Guidés par cette idée, certains étudient des dispositifs comme la jonction tunnel ou la jonction Josephson, alors que d’autres travaillent à l’amélioration des méthodes de détection du bruit. Le présent mémoire de maîtrise traite donc de la conception d’un outil de détection bien particulier, le micro-bolomètre supraconducteur de niobium-titane-niobium. La théorie derrière le fonctionnement d’un tel dispositif est expliquée à l’aide d’une comparaison entre un bolomètre conventionnel et un bolomètre supraconducteur. Des concepts comme la sensibilité d’un détecteur, la conductance thermique et la méthode d’utilisation sont présentés. Les étapes du procédé de fabrication sont ensuite explicitées dans les moindres détails. Finalement, les propriétés électroniques d’un tel micro-bolomètre sont analysées à l’aide de la courbe caractéristique courant-tension, de la courbe de transition supraconductrice en température et de dfférentes mesures en réflectométrie. La puissance équivalente de bruit (NEP) mesurée est de l’ordre de 10[indice supérieur −17] W/√Hz et le temps caractéristique de détection est de 1.43 μs. Le dispositif présenté dans ce mémoire a un avantage important par rapport aux bolomètres supraconducteurs généralement utilisés : il ne nécessite pas de courant de polarisation continu pour le mettre en fonctionnement. Ceci peut résulter en divers avantages technologiques.

Existence de solution antipériodique de l’équation impulsive de Liénard avec une force Henstock-Kurzweil intégrable

Notre travail se consacre à l’étude de l’existence de solution T-anti-périodique de l’équation de Liénard dans le cas impulsif. Dans notre thèse, cette équation sera appliquée à l’équation du pendule simple, de Josephson dans la super-conductivité et enfin à l’équation de Van der Pol pour modéliser un circuit de triode à tube vide. On considérera [florin] et J des actions extérieures sur le système où [florin] est une force Lebesgue intégrable (respectivement Henstock-Kurzweil intégrable au second chapitre) et J (parfois noté I) une stimulation impulsive. En appliquant le théorème du point fixe de Banach, on obtient des théorèmes d’existence de solution au sens de fonctions généralisées soumise à un ensemble de conditions données par les bornes à priori. Ensuite, par le même théorème, la suite d’itérations G[indice supérieur n] ([théta][indice inférieur 0]) converge uniformément vers la solution [théta] à la vitesse de convergence bornée avec la première dérivée […] est de variation totale finie sur [0; 2T] et la dérivée seconde généralisée […] Lebesgue intégrable sur [0; 2T] dans le cas non impulsif. Finalement, sous les mêmes hypothèses avec [florin] Henstock-Kurzweil (HK) intégrable, nous obtiendrons des conditions qui garantissent l’existence d’une solution T-antipériodique [théta] absolument continue sur R de l’équation de Liénard, qui admet à la fois une dérivée première […] de variation bornée et la seconde dérivée généralisée […] qui est HK--intégrable dans le cas non impulsif. Comme au premier chapitre nous considérerons également le cas des instants d’impulsion [gamma][indice inférieur kappa] indépendants d’état avec [florin] HK--intégrable. À chaque fois nous donnons quelques exemples d’illustration pour appuyer nos résultats. [Certains symboles non conformes]