Gestão de desempenho numa rede celular

A realização desta dissertação tem como principal objetivo a análise de indicadores chave de desempenho numa rede celular de terceira geração - Universal Mobile Telecommunication System (UMTS), bem como a aplicação de técnicas matemáticas de previsão como apoio ao respetivo planeamento e otimização. Para o efeito, foi inicialmente efetuado um estudo sobre a evolução das comunicações de uma forma generalista, até às redes de nova geração, abordando individualmente, as de voz, as de dados e as comunicações móveis, assim como, uma breve descrição das organizações envolvidas nestas mudanças. No seguimento do estudo inicial, dando enfoque à tecnologia UMTS, foram expostas as suas características, a sua estrutura e arquitetura. Foram ainda elaboradas, duas comparações, com base em diferentes parâmetros, uma com a tecnologia da geração anterior e outra, com a de última geração. Com base nos conhecimentos adquiridos em diferentes pesquisas, foram estudados, os indicadores chave de desempenho (KPIs), as técnicas de planeamento e otimização, apresentando propostas de prevenção e soluções para problemas existentes na rede.

Operating infrastructure for an FPGA and ARM system

Advances in FPGA technology and higher processing capabilities requirements have pushed to the emerge of All Programmable Systems-on-Chip, which incorporate a hard designed processing system and a programmable logic that enable the development of specialized computer systems for a wide range of practical applications, including data and signal processing, high performance computing, embedded systems, among many others. To give place to an infrastructure that is capable of using the benefits of such a reconfigurable system, the main goal of the thesis is to implement an infrastructure composed of hardware, software and network resources, that incorporates the necessary services for the operation, management and interface of peripherals, that coompose the basic building blocks for the execution of applications. The project will be developed using a chip from the Zynq-7000 All Programmable Systems-on-Chip family.