Synchronisation in high-performance integrated circuits

A distribui ção de um sinal relógio, com elevada precisão espacial (baixo skew) e temporal (baixo jitter ), em sistemas sí ncronos de alta velocidade tem-se revelado uma tarefa cada vez mais demorada e complexa devido ao escalonamento da tecnologia. Com a diminuição das dimensões dos dispositivos e a integração crescente de mais funcionalidades nos Circuitos Integrados (CIs), a precisão associada as transições do sinal de relógio tem sido cada vez mais afectada por varia ções de processo, tensão e temperatura. Esta tese aborda o problema da incerteza de rel ogio em CIs de alta velocidade, com o objetivo de determinar os limites do paradigma de desenho sí ncrono. Na prossecu ção deste objectivo principal, esta tese propõe quatro novos modelos de incerteza com âmbitos de aplicação diferentes. O primeiro modelo permite estimar a incerteza introduzida por um inversor est atico CMOS, com base em parâmetros simples e su cientemente gen éricos para que possa ser usado na previsão das limitações temporais de circuitos mais complexos, mesmo na fase inicial do projeto. O segundo modelo, permite estimar a incerteza em repetidores com liga ções RC e assim otimizar o dimensionamento da rede de distribui ção de relógio, com baixo esfor ço computacional. O terceiro modelo permite estimar a acumula ção de incerteza em cascatas de repetidores. Uma vez que este modelo tem em considera ção a correla ção entre fontes de ruí do, e especialmente util para promover t ecnicas de distribui ção de rel ogio e de alimentação que possam minimizar a acumulação de incerteza. O quarto modelo permite estimar a incerteza temporal em sistemas com m ultiplos dom ínios de sincronismo. Este modelo pode ser facilmente incorporado numa ferramenta autom atica para determinar a melhor topologia para uma determinada aplicação ou para avaliar a tolerância do sistema ao ru ído de alimentação. Finalmente, usando os modelos propostos, são discutidas as tendências da precisão de rel ogio. Conclui-se que os limites da precisão do rel ogio são, em ultima an alise, impostos por fontes de varia ção dinâmica que se preveem crescentes na actual l ogica de escalonamento dos dispositivos. Assim sendo, esta tese defende a procura de solu ções em outros ní veis de abstração, que não apenas o ní vel f sico, que possam contribuir para o aumento de desempenho dos CIs e que tenham um menor impacto nos pressupostos do paradigma de desenho sí ncrono.

Nonlinear behavioral modeling of mixed signal RF-digital I/O devices

Esta tese investiga a caracterização (e modelação) de dispositivos que realizam o interface entre os domínios digital e analógico, tal como os buffers de saída dos circuitos integrados (CI). Os terminais sem fios da atualidade estão a ser desenvolvidos tendo em vista o conceito de rádio-definido-por-software introduzido por Mitola. Idealmente esta arquitetura tira partido de poderosos processadores e estende a operação dos blocos digitais o mais próximo possível da antena. Neste sentido, não é de estranhar que haja uma crescente preocupação, no seio da comunidade científica, relativamente à caracterização dos blocos que fazem o interface entre os domínios analógico e digital, sendo os conversores digital-analógico e analógico-digital dois bons exemplos destes circuitos. Dentro dos circuitos digitais de alta velocidade, tais como as memórias Flash, um papel semelhante é desempenhado pelos buffers de saída. Estes realizam o interface entre o domínio digital (núcleo lógico) e o domínio analógico (encapsulamento dos CI e parasitas associados às linhas de transmissão), determinando a integridade do sinal transmitido. Por forma a acelerar a análise de integridade do sinal, aquando do projeto de um CI, é fundamental ter modelos que são simultaneamente eficientes (em termos computacionais) e precisos. Tipicamente a extração/validação dos modelos para buffers de saída é feita usando dados obtidos da simulação de um modelo detalhado (ao nível do transístor) ou a partir de resultados experimentais. A última abordagem não envolve problemas de propriedade intelectual; contudo é raramente mencionada na literatura referente à caracterização de buffers de saída. Neste sentido, esta tese de Doutoramento foca-se no desenvolvimento de uma nova configuração de medição para a caracterização e modelação de buffers de saída de alta velocidade, com a natural extensão aos dispositivos amplificadores comutados RF-CMOS. Tendo por base um procedimento experimental bem definido, um modelo estado-da-arte é extraído e validado. A configuração de medição desenvolvida aborda não apenas a integridade dos sinais de saída mas também do barramento de alimentação. Por forma a determinar a sensibilidade das quantias estimadas (tensão e corrente) aos erros presentes nas diversas variáveis associadas ao procedimento experimental, uma análise de incerteza é também apresentada.

Otimização de uma linha de aglomeração de materiais reciclados

Dado a globalização dos negócios e o aumento da competitividade dos produtos, é cada vez mais difícil para as grandes empresas manter a sua posição no mercado. Este processo quer-se rápido, eficaz e com o menor custo possível. Para este efeito, a metodologia Lean tem oferecido respostas bastante interessantes às empresas, com a aplicação de ferramentas da metodologia muito simples mas muito eficientes. Garantir características no produto final que façam á empresa manter ou ganhar cota no mercado é fundamental. Como tal, as empresas tentam ao máximo garantir a qualidade e o aspecto visual do produto. Posto isto, foram efetuados vários trabalhos para fazer frente às situações acima apresentadas e fazer com que o produto continue competitivo, para que possa aumentar a sua margem de lucro, mantendo o seu valor no mercado. Os trabalhos efetuados foram: plano de manutenção autónoma, um estudo do efeito da velocidade do misturador no produto final e um balanceamento à linha de aglomeração. Com a aplicação do Plano de Manutenção Autónoma, foi possível eliminar desperdícios, tornar a linha mais organizada e limpa e instruir os operadores a serem mais responsáveis, organizados e críticos ao seu trabalho. Quanto ao estudo do efeito da velocidade do misturador no produto final, os resultados não foram os esperados, dado que com o ensaio industrial efetuado não foi possível melhorar significativamente o aspeto visual do produto. Apesar de não ter sido possível a sua implementação, com o estudo do Balanceamento da linha, junto com os dados recolhidos foi possível obter um conhecimento mais pormenorizado da linha, foi criada uma possibilidade de proteger a linha de possíveis flutuações do mercado e eliminação de desperdício e uma possibilidade de listagem de tarefas estandartizadas e equilibradas, promovendo um menor esforço aos operadores. Em síntese, com a elaboração destes trabalhos, foi possível provocar um impacto positivo na linha, tornando-a mais organizada, reduzindo desperdício, protegendo de flutuações do mercado e aumentando o conhecimento da mesma.