3 resultados para capacitance
em Biblioteca de Teses e Dissertações da USP
Resumo:
A caracterização dielétrica de um material pode ser usada como uma técnica não destrutiva para avaliar e monitorar sua qualidade, bem como no entendimento da relação estrutura-propriedade de um material, através de suas propriedades dielétricas em função da frequência, temperatura, composição química do material, dentre outros. Na literatura há escassez de trabalhos e dados de caracterização dielétrica de filmes a base de biopolímeros. Diante desse contexto, o objetivo deste trabalho foi o desenvolvimento e a construção de uma instrumentação alternativa a equipamentos disponíveis no mercado, como analisadores de rede e de impedância, que pudesse ser utilizada para a caracterização dielétrica de filmes biodegradáveis a base de gelatina. Foi utilizado o método de placas paralelas na determinação da parte real da permissividade conhecida como permissividade relativa ou constante dielétrica (ε\'). O circuito utilizado para a instrumentação foi um oscilador astável com funcionamento baseado no amplificador operacional (741) chaveado pela carga de um capacitor de placas paralelas cujo dielétrico foi uma amostra de filme biodegradável. A partir dos valores da frequência de oscilação e geometria do capacitor, foi possível calcular a capacitância de cada amostra e, consequentemente obter os valores da permissividade relativa do filme, usando relações básicas bem estabelecidas. Os filmes de gelatina foram produzidos pela técnica de casting sendo utilizados como plastificantes o glicerol (G), o sorbitol (S) e suas misturas, na proporção (G:S) de 30:70, 50:50 e 70:30. Os filmes foram caracterizados quanto à umidade e cristalinidade. A permissividade relativa (ε\') dos filmes, determinada a temperatura ambiente, foi avaliada em função da frequência (5 a 50 kHz), tempo de armazenamento, do teor de umidade e tipo de plastificante. A instrumentação projetada e construída foi capaz de medir com precisão a permissividade relativa das amostras, sendo que essa propriedade diminuiu com o aumento da frequência para todos os filmes. Mantendo-se a frequência constante, não houve variação de ε\' para os filmes de gelatina, independente do plastificante, ao longo de um mês de armazenamento a 24 ± 3 °C. O efeito da umidade foi observado em frequências menores que 25 kHz, sendo que quanto maior o teor de umidade maior a permissividade relativa. O efeito do tipo de plastificante na permissividade relativa dos filmes foi observado a baixas frequências (5 kHz) e filmes plastificados com sorbitol apresentaram maiores valores de ε\'. Os filmes plastificados com maior teor de umidade apresentaram menor cristalinidade, portanto maior mobilidade molecular e consequentemente maior a permissividade relativa.
Resumo:
ALICE is one of four major experiments of particle accelerator LHC installed in the European laboratory CERN. The management committee of the LHC accelerator has just approved a program update for this experiment. Among the upgrades planned for the coming years of the ALICE experiment is to improve the resolution and tracking efficiency maintaining the excellent particles identification ability, and to increase the read-out event rate to 100 KHz. In order to achieve this, it is necessary to update the Time Projection Chamber detector (TPC) and Muon tracking (MCH) detector modifying the read-out electronics, which is not suitable for this migration. To overcome this limitation the design, fabrication and experimental test of new ASIC named SAMPA has been proposed . This ASIC will support both positive and negative polarities, with 32 channels per chip and continuous data readout with smaller power consumption than the previous versions. This work aims to design, fabrication and experimental test of a readout front-end in 130nm CMOS technology with configurable polarity (positive/negative), peaking time and sensitivity. The new SAMPA ASIC can be used in both chambers (TPC and MCH). The proposed front-end is composed of a Charge Sensitive Amplifier (CSA) and a Semi-Gaussian shaper. In order to obtain an ASIC integrating 32 channels per chip, the design of the proposed front-end requires small area and low power consumption, but at the same time requires low noise. In this sense, a new Noise and PSRR (Power Supply Rejection Ratio) improvement technique for the CSA design without power and area impact is proposed in this work. The analysis and equations of the proposed circuit are presented which were verified by electrical simulations and experimental test of a produced chip with 5 channels of the designed front-end. The measured equivalent noise charge was <550e for 30mV/fC of sensitivity at a input capacitance of 18.5pF. The total core area of the front-end was 2300?m × 150?m, and the measured total power consumption was 9.1mW per channel.
Resumo:
ALICE is one of four major experiments of particle accelerator LHC installed in the European laboratory CERN. The management committee of the LHC accelerator has just approved a program update for this experiment. Among the upgrades planned for the coming years of the ALICE experiment is to improve the resolution and tracking efficiency maintaining the excellent particles identification ability, and to increase the read-out event rate to 100 KHz. In order to achieve this, it is necessary to update the Time Projection Chamber detector (TPC) and Muon tracking (MCH) detector modifying the read-out electronics, which is not suitable for this migration. To overcome this limitation the design, fabrication and experimental test of new ASIC named SAMPA has been proposed . This ASIC will support both positive and negative polarities, with 32 channels per chip and continuous data readout with smaller power consumption than the previous versions. This work aims to design, fabrication and experimental test of a readout front-end in 130nm CMOS technology with configurable polarity (positive/negative), peaking time and sensitivity. The new SAMPA ASIC can be used in both chambers (TPC and MCH). The proposed front-end is composed of a Charge Sensitive Amplifier (CSA) and a Semi-Gaussian shaper. In order to obtain an ASIC integrating 32 channels per chip, the design of the proposed front-end requires small area and low power consumption, but at the same time requires low noise. In this sense, a new Noise and PSRR (Power Supply Rejection Ratio) improvement technique for the CSA design without power and area impact is proposed in this work. The analysis and equations of the proposed circuit are presented which were verified by electrical simulations and experimental test of a produced chip with 5 channels of the designed front-end. The measured equivalent noise charge was <550e for 30mV/fC of sensitivity at a input capacitance of 18.5pF. The total core area of the front-end was 2300?m × 150?m, and the measured total power consumption was 9.1mW per channel.