2 resultados para Synchronous Machine
em Biblioteca de Teses e Dissertações da USP
Resumo:
O presente trabalho trata do cálculo da força contra eletromotriz em carga de uma máquina síncrona com ímãs na superfície do rotor (cuja forma de onda de força contra eletromotriz é não senoidal) sendo esta alimentada por correntes de fase cujas forma de onda são quadradas. Para conduzir esta investigação e calcular a força contra eletromotriz da máquina em estudo, faz-se uma revisão sobre o Método da Permeabilidade Fixa, método este que permite a linearização do ponto de operação da máquina. Dessa forma, as simulações são conduzidas por meio do método dos elementos finitos e do Método da Permeabilidade Fixa, levando-se em conta a forma de onda da corrente de alimentação. Atenção especial é dada ao modo que se analisa o fluxo concatenado e a forma de obtenção da força contra eletromotriz uma vez que as formas de onda do fluxo concatenado sofrem variações abruptas a cada 60º elétricos. Além destes parâmetros, analisa-se também cada uma das parcelas do torque eletromagnético, i.e., torque mútuo, torque de relutância e torque de borda, sendo realizado ao final do trabalho, uma comparação entre a soma da estimativa de cada parâmetro com o valor do torque eletromagnético obtido por meio de uma simulação não linear.
Resumo:
O trabalho trata do projeto e do desenvolvimento de um processador de baixo consumo de potência, de forma simplificada, explorando técnicas de microarquitetura, para atingir menor consumo de potência. É apresentada uma sequência lógica de desenvolvimento, a partir de conceitos e estruturas básicas, até chegar a estruturas mais complexas e, por fim, mostrar a microarquitetura completa do processador. Esse novo modelo de processador é comparado com estudos prévios de três processadores, sendo o primeiro modelo síncrono, o segundo assíncrono e o terceiro uma versão melhorada do primeiro modelo, que inclui minimizações de registradores e circuitos. Uma nova metodologia de criação de padring de microcontroladores, baseada em reuso de informações de projetos anteriores, é apresentada. Essa nova metodologia foi criada para a rápida prototipagem e para diminuir possíveis erros na geração do código do padring. Comparações de resultados de consumo de potência e área são apresentadas para o processador desenvolvido e resultados obtidos com a nova metodologia de geração de padring também são apresentados. Para o processador, um modelo, no qual se utilizam múltiplos barramentos para minimizar o número de ciclos de máquina por instrução, é apresentado. Também foram ressaltadas estruturas que podem ser otimizadas e circuitos que podem ser reaproveitados para diminuir a quantidade de circuito necessário na implementação. Por fim, a nova implementação é comparada com os três modelos anteriores; os ganhos obtidos de desempenho com a implementação dessas estruturas foram de 18% que, convertidos em consumo de potência, representam economia de 13% em relação ao melhor caso dos processadores comparados. A tecnologia utilizada no desenvolvimento dos processadores foi CMOS 250nm da TSMC.