Atenuação de vibrações em pás de helicópteros utilizando circuito piezelétrico semi-passivo

O uso de materiais inteligentes em problemas de controle de vibração tem sido investigado em diversas pesquisas ao longo dos últimos anos. Apesar de que diferentes materiais inteligentes estão disponíveis, o piezelétrico tem recebido grande atenção devido à facilidade de uso como sensores, atuadores, ou ambos simultaneamente. As principais técnicas de controle usando materiais piezoelétricos são os ativos e passivos. Circuitos piezelétricos passivos são ajustados para uma frequência específica e, portanto, a largura de banda efetiva é pequena. Embora os sistemas ativos possam apresentar um bom desempenho no controle de vibração, a quantidade de energia externa e hardware adicionado são questões importantes. As técnicas SSD (Synchronized Switch Damping) foram desenvolvidas como uma alternativa aos controladores passivos e controladores ativos de vibração. Elas podem ser técnicas semi-ativas ou semi-passivas que introduzem um tratamento não linear na tensão elétrica proveniente do material piezelétrico e induz um aumento na conversão de energia mecânica para energia elétrica e, consequentemente, um aumento no efeito de amortecimento. Neste trabalho, o controle piezoelétrico semi-passivo de uma pá piezelétrica engastada é apresentado e comparado com outros controladores. O modelo não linear electromecânico de uma pá com piezocerâmicas incorporados é determinado com base no método variacional-assintótico (VAM). O sistema rotativo acoplado não linear é resolvido no domínio do tempo, utilizando um método de integração alfa-generalizado afim de garantir a estabilidade numérica. As simulações são realizadas para uma vasta gama de velocidades de rotação. Em primeiro lugar, um conjunto de resistências (variando desde a condição de curto-circuito para a condição de circuito aberto) é considerada. O efeito da resistência ótima (que resulta em máximo amortecimento) sobre o comportamento do sistema é investigado para o aumento da velocidade de rotação. Mais tarde, a técnica SSDS é utilizada para amortecer as oscilações da pá com o aumento da velocidade de rotação. Os resultados mostram que a técnica SSDS pode ser um método útil para o controle de vibrações de vigas rotativas não lineares, tais como pás de helicóptero.

Field and laboratory performance evaluation of a field-blended rubber asphalt.

ALICE is one of four major experiments of particle accelerator LHC installed in the European laboratory CERN. The management committee of the LHC accelerator has just approved a program update for this experiment. Among the upgrades planned for the coming years of the ALICE experiment is to improve the resolution and tracking efficiency maintaining the excellent particles identification ability, and to increase the read-out event rate to 100 KHz. In order to achieve this, it is necessary to update the Time Projection Chamber detector (TPC) and Muon tracking (MCH) detector modifying the read-out electronics, which is not suitable for this migration. To overcome this limitation the design, fabrication and experimental test of new ASIC named SAMPA has been proposed . This ASIC will support both positive and negative polarities, with 32 channels per chip and continuous data readout with smaller power consumption than the previous versions. This work aims to design, fabrication and experimental test of a readout front-end in 130nm CMOS technology with configurable polarity (positive/negative), peaking time and sensitivity. The new SAMPA ASIC can be used in both chambers (TPC and MCH). The proposed front-end is composed of a Charge Sensitive Amplifier (CSA) and a Semi-Gaussian shaper. In order to obtain an ASIC integrating 32 channels per chip, the design of the proposed front-end requires small area and low power consumption, but at the same time requires low noise. In this sense, a new Noise and PSRR (Power Supply Rejection Ratio) improvement technique for the CSA design without power and area impact is proposed in this work. The analysis and equations of the proposed circuit are presented which were verified by electrical simulations and experimental test of a produced chip with 5 channels of the designed front-end. The measured equivalent noise charge was <550e for 30mV/fC of sensitivity at a input capacitance of 18.5pF. The total core area of the front-end was 2300?m × 150?m, and the measured total power consumption was 9.1mW per channel.